Jump to content

    

Kopart

Свой
  • Content Count

    595
  • Joined

  • Last visited

Everything posted by Kopart


  1. Кто работал с EZ-USB FX2/FX2LP? Он сможет сам напрямую принять/передать 8битный поток, сопровождаемый клоком 20МГц. Ему хватит скорости интерфейса и скорости переключения буферов, чтобы без потерь передать этот поток по USB в ПК/ноутбук. И если на той стороне USB будет обычный ПК с Win7, то это не внесет еще дополнительные задержки в обработку потока от USB, требующие буферизацию? Или для предотвращения потери данных нужно только рассматривать связку его с FPGA + SDRAM для первичного буфера. Например такое готовое решение: BeMicro CV (FPGA+DDR3) + BeUSB3.0 (FX3) Хотелось бы ограничится одной платой FX2/FX2LP, но вызывает сомнение успеет ли МК.
  2. Заканчивайте трёп. А то придется звать модератора, чтобы потер все что не по изначальной теме.
  3. Логично, что если бы была такая возможность, то не было бы этой работы.
  4. Была одна плата сделанная еще 3 года назад. Но перестала работать.
  5. Нет. надо делать заново. Просто ранее была плата, которая выполняла требуемые задачи.
  6. Предыдущий вариант был сделан только на ФПГА и писал на винт PATA посекторно.
  7. Завязывайте обсуждать всякие извращения. Никаких флешек. SATA/PATA HDD.
  8. Дев кит на этом процессоре уже предложили. У него есть преимущество в виде Universal Parallel Port (uPP), для 8битных данных. Текущий вопрос - софт для проца и кто сможет его запрограммировать под задачу. При этом базовое ядро линукс в поставке имеет проблемы с производительность драйвера SATA, чтобы обеспечить поток в 20МБ/с
  9. Тут бессмысленно предлагать и обсуждать подробно варианты реализации, если нет возможности его реализовывать. У каждого исполнителя свои наработки, опыт и свое виденье как он сможет выполнить работу. Дополнительно, если SATA представляет проблему, то можно, рассмотреть вариант PATA+конвертер в SATA. Если это будет проще и удобней исполнителю. Такой вариант не рассматривался еще, но возможно для PATA проще найти готовую плату с отлаженным софтом.
  10. Читаем первое сообщение внимательней. Все кто обратился и оставил координаты для связи получили подробное ТЗ. Если заинтересованы, то напишите как связаться. Тогда смогу отправить ТЗ.
  11. Заходим на второй круг. Требуется объем 1-2ТБ. Считаем стоимость аппаратной платформы не содержащей HDD. Закрываем тему. Все вопросы с передачей данных на комп уже обсудили. Приоритет у автономного решения из-за удобства и реализуемости. Пока все вопросы упираются в отсутствие накопленного подобного опыта у embedded программистов или отсутствие свободного времени у программистов, кто решал схожие задачи.
  12. Давайте эти технические вопросы между собой обсуждать в соответствующем разделе. А тут это уже потеряло всякий смысл. В приоритете вариант реализации без обычного компьютера, тк имеет преимущества и в принципе реализуем аппаратно.
  13. Поток только в одну сторону. Или сохраняем или выдаем данные.
  14. Требование сохранения/выдачи потока в 20МБ/с подразумевает, что целостность потока важна. Хотя в принципе даже некоторые случайные сбои не приведут к проблемам, но они не должны быть систематическими.
  15. Такой вариант возможен и обсуждаем. Как уже было сказано - ограничений по аппаратной реализаций нет. В любом варианте нужен Софт, который надо писать на базе наработок исполнителя. С USB только один вопрос- надежность передачи, пропуск в логе не допустим.
  16. В принципе и такой вариант можно обсудить - нетбук/ноутбук + плата захвата/выдачи по USB
  17. Всего 6 минут лога, а нужно объем до 1-2 ТБ. Подкорректировал сообщение, неправильно изначально написал объем отдельного дампа.
  18. Основные задачи - запрограммировать - сохранение 8 битного потока данных (сопровождаемого клоком 20МГц) на SATA HDD. - выдача 8 битного потока данных с HDD по внешнему клоку 20МГц SATA HDD - основное требование, из-за существенного объема отдельного лога в несколько десятков минут. (12-36ГБ) Аппаратная платформа не выбрана и ограничения в ее выборе практический отсутствуют. На чем реализовывать задачу согласуется с исполнителем (предыдущий опыт + срок готовности платформы) Реализация аппаратной платформы после согласования может быть и отдельной работой. В идеальном случае - это если существует отдельная готовая плата с некоторыми доработками. (возможно ее дополнить отдельной платой FPGA/CPLD для удобной стыковки с доступным интерфейсом основного процессора) Вопросы и дальнейшее обсуждение в личных сообщениях форума.
  19. С осциллографа (ненагруженные выходы) CH1- выход данных СН2- выход клока С осциллографа (подсоединенные к ПЛИС) CH1- выход данных СН2- выход клока
  20. Кто использовал такой оригинальный EV kit? У вас, если подать 3.3В на плату и пины SHDN/IDLE, то на выходе клока выдавался правильный меандр? У меня на двух платах выдается на выходной клок пила, а на выходе I/Q - правильные фронты и форма. Также видно, что на выходе установленного на ките ТСХО уже идет такая пила. И это на двух платах. С осциллографа. CH1- выход клока (не нагруженного) СН2- вход ref_in (выход TCXO на плате) Кто использовал установленный ТСХО или подключали внешний референс клок. С чем может быть такая проблем на оригинальном EV kit MAX2769.
  21. Нашел решение. Это началось с 13 версии. Надо при конвертировании включить опцию "Disable EPCS ID check"
  22. При генерации sof и конвертации его в jic в Quartus 13.0sp1 прошивка из EPCS128 не грузится (нет conf_done после включения питания) При этом в Quartus 9.1 для сгенеренного sof и сконвертированого всё проходит правильно (conf_done есть). Промежуточные версии не проверял. Кто еще сталкивался с такой проблемой на последней версии Quartus?
  23. Это следует из логики, что из ядра процессора кортекса выходит только две шины: инструкций и данных. А эта шина System и то и другое. System interface Instruction fetches, and data and debug accesses, to address ranges 0x20000000 to 0xDFFFFFFF and 0xE0100000 to 0xFFFFFFFF are performed over this 32-bit AHB-Lite bus. The Definitive Guideto the ARM ® Cortex-M3 6.6 Typical Connections The main SRAM block should be connected through the system bus interface, using the SRAM memory address region. This allows data access to be carried out at the same time as instruction access. А также тут Cortex-M3 DevicesGeneric User Guide 2.2.3 Behavior of memory accesses Executable region for data. You can also put code here.This region includes bit band and bit band alias areas, Там написано, что из-за "registered" (AHB-AHB bridge?) задержка при чтении инструкция на System bus на 1Т больше. 14.5.6 Pipelined instruction fetches To provide a clean timing interface on the System bus, instruction and vector fetch requests to this bus are registered. This results in an additional cycle of latency because instructions fetched from the System bus take two cycles. Те это только в 2 раза медленее. И то это написно в предыдущей версии Revision: r1p1 В текущей последней версии Revision r2p1 я таких строк не нашел, может и нету там уже этой задержки в 1Т.
  24. Из ядра Cortex-M3 выходят три шины System bus, Icode,Dcode. При этом System bus является объединением Icode,Dcode внутри ядра. Декларируется, что лучше размешать основной большой блок памяти на шине System bus. Из него как инструкции, так и данные должны читаться. При этом в реализованных процессорах этот блок в основном размещают после объединения Icode,Dcode. Кто знаком какая реализация блока памяти удобней и правильней? На System bus или на Icode,Dcode? При этом на Icode,Dcode будет находиться ROM и небольшая память инструкций. Основная память преимущественно будет использоваться для данных.
  25. Те он не должен работать с 7 версией или я не правильно понял? А то вчера Q13.1 полечил в линуксе и подсунул ему этот от 7 версии. Как бы его теперь отучить от 30-дней триала, чтобы точно проверить файл лицензии как таковой. (Это возможно?)