Перейти к содержанию

sysel

Свой
  • Публикаций

    601
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о sysel

  • Звание
    Знающий
  • День рождения 04.08.1985

Контакты

  • Сайт
    http://
  • ICQ
    0
  1. Попробуйте в BIOS setup перевести USB 3.0 -> USB 2.0
  2. У китайцев таки-есть свои ПЛИС: http://www.gowinsemi.com.cn/en/ По оснащенности похожи на Cyclone III.
  3. Посмотрим плату PXIe-4492 от NI: У них стоят АЦПшки от Ахаши Кащея. По динамическим характеристикам (отношение сигнал-шум, коэффициент гармоник) всё супер. По погрешностям и дрейфу постоянной составляющей есть к чему придраться (см. даташиты и мануалы на эти платы). Для улучшения точности NI предлагает делать самокалибровку и потом работать, при этом заявленная точность будет обеспечена если температура не ушла более чем на +-5 градусов с момента калибровки. Если надо, могу посмотреть конкретную модель АЦП, что у них стоит. Наша компания сделала функциональный этой аналог платы, но на не аудио- сигма-дельта АЦП от AD. Динамические характеристики вышли на уровне PXIe-4492, а по погрешностям удалось выйти на класс точности 0.1%, и обуздать дрейф постоянной составляющей (и это без постоянных самокалибровок). Так что если нужны только динамические характеристики - можно брать аудио АЦП, если нужен малый дрейф по постоянке и коэффициенту передачи - аудио- не пройдёт. P.S.: Первая страница даташита на аудио-АЦП и ЦАПы предназначена для "аудиофилов". Правдивая информация запрятана ниже. У части аудио- преобразователей внутренний цифровой фильтр начинает валить АЧХ с частоты ~22 кГц даже на частотах семплирования 192 кГц, отсюда и фантастические цифры по SNR.
  4. Сигнал модулятора вытаскивается с AD7760 и c ADS1271B, больше не видел. Ещё вариант - аудио АЦП-шки с выходом DSD. Из опыта применения AD7765 и AD7764: * отличные АЦПшки. * большая (по сравнению с аудио-ацп) неравномерность встроенного КИХ фильтра * постоянное смещение по входу зависит от MCLK (тестировали от 10МГц до 40 МГц) - хрен угадаешь.
  5. Цитата(Hale @ Sep 20 2017, 03:33) Схема UcD у меня вообще не заработала :-( фильтр виноват, или что. на выходе, не знаю. Возможно четыре вентиля коррекции импульса на каждый транзистор вносят такую задержку, что там не 180гр, а всего 90 за уши хватает, и частота лочится на фазовую яму на переломе НЧ фильтра. Шаманьте форсирующую цепочку в обратной связи, она должна вас вытащить из ямы.
  6. Цитата(Hale @ Aug 22 2017, 04:17) спасибо, довольно интересно. но выше 1 МГц она судя по статье не раскачается? И как-бы ее под мост переделать. Я вот смотрю у TI есть мостовые контроллеры с интегральной пилой на 2.5МГц, требуют только устойчивого референс-напряжения... Но хотелось бы хотя-бы в два раза выше частоту. Есть и мостовой вариант. В исходных статьях эта схема рассматривается в качестве усилителя звука. Но, думаю, нет принципиальных проблем использовать этот подход на высоких частотах. Всё упрётся в быстродействие компаратора, драйверов и транзисторов.
  7. Есть чудо-топология под названием UcD. Сейчас отлаживаем на ней макет. Пробовали подавать на вход сигналы на частотах до частоты среза LC фильтра, на частоте среза, выше частоты среза. Всё усиливает. Не происходит самовозбуждения как на номинальной нагрузке, так и без нагрузки вообще. Если плавающая частота ШИМ Вас не смущает, то это, ИМХО, лучший выбор для вашей задачи.
  8. Цитата(Rion @ Nov 1 2016, 13:53) Ведь необходимо из 1600 отсчетов сделать 1024 - по-любому необходима интерполяция. Нет такой необходимости. Берёте 1600 отсчетов, умножаете их на оконную функцию (исходя из N = 1600). Дополняете массив нулями до размера 2048. Дальше БПФ.
  9. Здравствуйте! Можно ли использовать встроенную двухпортовую память c NIOS II следующим образом: порт s1 -> nios_data_master порт s2 -> nios_instruction_master Будут ли грабли, если руками не менять настройки/скрипты линкера? Провёл эксперимент - проект собирается, программа под nios работает. Но гложут сомнения: удачный эксперимент - это случайность или всё действительно ОК.
  10. Смотрите даташит на AD745, там весьма недурно про усилители заряда написано.
  11. Глава 8. Configuration and Remote System Upgrades in Cyclone IV Devices Notes to Figure 8-16 (3) After power up, before and during configuration, CONF_DONE is low Т.е. после включения питания поведение вполне нормальное. могу предположить, что проблема в заливке прошивки из МК. У меня была проблема с загрузкой, когда я не поменял порядок бит в байте при заливке rbf в плис. У моего МК SPI порт работал в формате "MSB first", а циклон хочет "LSB first". т.е. перед тем как вытолкнуть байт по SPI надо его "перевернуть".
  12. Цитата(_pv @ Nov 19 2015, 15:13) Зачем наоборот? Повесить туда двухпортовую память, которая одной стороной будет торчать наружу процессору, а другой как avalon MM slave. Ну или два fifo каждый в свою сторону, на единственный адрес со стороны процессора, и опять же как avalon MM slave в плис. Это у меня запасной вариант, но хочеться сделать красиво и универсально.
  13. Здравствуйте! Стоит задача организовать двунаправленную передачу данных между процессором TI AM3358 и ПЛИС (Altera Cyclone III) на скорости порядка 200 мбит/сек (суммарно по обоим направлениям). Из процессора на ПЛИС выведен интерфейс GPMC (интерфейс внешней синхронной/асинхронной памяти). Т.е. со стороны процессора ПЛИС "выглядит" как внешняя память с определённым адресным пространством. В интерфейсе CPU<->FPGA также есть сигнал GPMC_CLK (тактирование интерфейса, который активен только в момент транзакции), GPMC_WAIT (управление транзакцией со стороны ПЛИС, позволяет заставить процессор ждать завершения транзакции нужное число тактов). Появилась идея разработать/найти реализацию моста из интерфейса внешней памяти (в режиме Slave) в Avalon MM Master, а затем строить весь проект через QSYS. Но есть ряд проблем: 1) Тактирование сигналов интерфейса GPMC от процессора идёт только в момент транзакции (чтение/запись), в остальное время сигнал в "нуле". Т.е. искомый мост будет иметь 2 тактовых сигнала: системный QSYS (генерируется внутри ПЛИС) и интерфейсный GPMC(от процессора). 2) Интерфейс GPMC обеспечивает хорошую скорость чтения/записи только при использовании Burst транзакций (адрес + данные (максимум 16 слов)), причем заранее не известно, какой будет длина транзакции от процессора. Т.е. потребуется делать некое упреждающее чтение по шине Avalon. У Альтеры есть мост Avalon MM Slave <-> внешняя память, где ПЛИС является мастером на шине памяти, а мне нужно наоборот. Исходя из изложенного вопрос: есть ли готовые реализации подобных мостов ?
  14. Изолированный программатор

    Изолированный usb byteblaster называется "UBR-ISO". Ищите в ЭФО и "Точке опоры" У нас в конторе таких 3 штуки используется. Шьём циклоны (II, III, IV) под напряжением 2.5В. Отлаживаем NIOS. Проблем не обнаружено.
  15. Цитата(jcxz @ Jun 6 2015, 10:18) Имхо - некорректное утверждение. Что значит "без оптимизации под архитектуру С674x"? В опциях компилятора выключена оптимизация? Тогда любой компилятор сгенерит очень медленный код. Я переписывал самостоятельно на си некоторые функции из DSPLIB (с некоторыми модификациями) используя оптимизацию по скорости, используя intrinsinc-функции, restrict-указатели ну и просто включая мозг и думая как построить алгоритм так, чтобы не мешать оптимизатору. Измерял потом скорость выполнения - она была такой-же как у аналогичных DSPLIB-функций. При этом я очень туманно представляю себе архитектуру C674x поэтому не мог оптимизировать "под неё" (хотя плотно работал с архитектурой C55xx, оптимизировал под неё на асме, поэтому примерно представляю общие принципы оптимизации для DSP). У меня даже сложилось впечатление, что и сам DSPLIB был написан на си, а потом скомпилён Был взят рекурсивный алгоритм преобразования Хартли и запущен с включенной оптимизацией в свойствах проекта но без "intrinsinc-функций, restrict-указателей". Код и данные были в L2. Половина L1 -кеш данных, половина - кеш инструкций. Я читал руководства от TI как писать удобный для векторизации код на "Си", разобрался с работой конвеера под ASM. Но цель эксперимента была именно в том, чтобы запустить плохой и не подготовленный к векторизации код на DSP ядре и посмотреть что будет. По сути Ваших замечаний я согласен полностью: С674x при правильном написании кода на Си/ASM на DSP задачах превосходит ARM+NEON. Но, как я понял, для автора темы главный вопрос "на какой плате удобнее всего начать работать с Linux", а не производительность процессора на DSP задачах. Цитата(ASN @ Jun 6 2015, 11:37) C6Accel это уже не модно