Перейти к содержанию
    

masics

Свой
  • Постов

    402
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о masics

  • Звание
    Местный
    Местный
  • День рождения 19.10.1977

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Посетители профиля

2 534 просмотра профиля
  1. Если первый - действительно счётчик, то можно сразу считать 1/6. Иначе делить.
  2. Мне помнится, надо добавить "loop_data_chanel". Примерно так: wire every_other = HG_KG.dvi_decoder.loop_data_chanel[0].i_channel.i_gearbox.every_other;
  3. В первом модуле в always надо заменить все присвоения с "=" на "<=" (для всех сигналов). Иначе всё портится - сигналы присваиваются и сразу же проверяются.
  4. Я пропустил [0]. Мой предыдущий ответ неверен. edge_capture[0] <= -1; эквивалентно edge_capture[0] <= 1'b1; Зачем это было сделано - не понятно. Возможно, раньше было другое присваивание.
  5. это всё-равно что 8'b11111111. Хотя я бы не пользовался такой нотацией.
  6. Вы меня извините, но то, что написано - это совсем не то, что имелось ввиду. В железе это работать не будет. Совсем. Первый always - написан почти правильно. Я бы добавил reset. (не будем обращать внимание на клок) Все остальные - совсем нет. Это логика и никакие присвоения "i<=..." не будут работать как задумывалось. Вам нужно полностью переосмыслить решение и написать его для железа.
  7. Всё зависит от написания. Так как код не приведён - приходится гадать.
  8. А это точно все триггеры состояний? Может там триггеры на выходах?
  9. Я помню, очень давно мы так нарисовали один core. Результат был плачевный. И код получался таким, что мы шутили что его даже не надо кодировать при передаче клиенту - там так всё запутано, что даже автор не разберётся. С тех пор, никто и не заикается про такие инструменты.
  10. Надо спрашивать у знатоков. Я на VHDL уже лет 15, наверное, не писал.
  11. Я могу ошибаться, но в VHDL "&" означает конкатенацию. Или нет?
  12. Конечно присвоить - это же функция.
×
×
  • Создать...