Перейти к содержанию

    

DmitryR

Свой
  • Публикаций

    1 539
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о DmitryR

  • Звание
    Профессионал
  • День рождения 23.02.1974

Контакты

  • Сайт
    http://
  • ICQ
    254349511

Информация

  • Город
    Siegen

Посетители профиля

3 871 просмотр профиля
  1. Хочу перенести проект с Cyclone IV GX на Cyclone 10 GX. Очевидно, надо заново сгенерировать IP. Однако IP Upgrade Tool пустой, и ни одна мегафункция не открывается - QIP открываются как обычные текстовые файлы, Verilog вообще не открывается O_o Это как-то обходится, или Intel теперь предлагает при переходе на новые чипы всё вручную переделывать?
  2. Хочу смастерить проприетарное решение на основе физического уровня PON. Вроде начиная с Cyclone V это поддерживается. Однако нигде в документах не могу найти subj: как быстро трансивер в OLT сможет переключаться между сигналами ONU. Есть у кого-нибудь идеи, как это можно выяснить, кроме как купив три платы и попробовав?
  3. У вас и устройств ёмкостью 16К нет. Project Template выбирали?
  4. Проверьте, сконфигурирован ли NIOS на скорость (включены ли кэши и прочая аппаратура), и положите исполняемый код в ТСМ.
  5. Драйвер отключается в BSP Edtor убиранием соответствующей галочки в закладке "Drivers".
  6. А это всё, там нет никакой инициализации. Записывается 1 в CSR, и он начинает работать.
  7. const float adc_vref = 3.0f; const volatile int* const adc_sample_array = (int*) ADC_SAMPLE_STORE_CSR_BASE; float adc_voltage; *(unsigned*)ADC_SEQUENCER_CSR_BASE = 1; adc_voltage = adc_vref * adc_sample_array[0] / 4095; Драйвер ADC выкинул, экономия 600 байт.
  8. На странице Linker Script в BSP Editor, в какую область памяти размещён BSS?
  9. Потому что неиспользуемые ресурсы продолжают жрать статику. Надо чип выбрать так, чтобы он был максимально заполнен.
  10. А что у вас конкретно делается на Verilog? Мы тоже традиционно делали ПЛИС+ARM, только ARM всегда стоял отдельно, и я сейчас начинаю понимать, что при современных процессорах ПЛИС в некоторых проектах больше не нужна. Например у TI есть процессоры (AM57xx), имеющие как ядро общего назначения, так и весьма мощный DSP (и плюс ещё несколько маленьких ядер для RTOS до кучи), и я прикинул, что когда не нужна быстрая реакция на события, этот DSP всё решит запросто.
  11. А теперь почитайте документацию на все используемые блоки.
  12. Цитата(Jenya7 @ Apr 3 2018, 11:47) Configuration mode specified as Remote but remote update block is not found in design Надо сделать так, чтобы он бы found. Вставить то есть. Ибо без него вы не сможете сделать даже программную перезагрузку, и тем более не сможете сказать чипу, что он должен загрузиться из второй партиции. Блок этот правда называется не Remote Update, а Dual Configuration или Dual Boot, в этом подстава.
  13. Цитата(Shaeto @ Mar 3 2018, 23:05) плохо что не отладить это дело нифига, USB Blaster II впадает в буйство Попробуйте первый бластер. У меня случалось, что дебаггер к ниосу через второй бластер вообще не подключался, а через первый - запросто.
  14. Я бы скорее поставил на то, что вы пишете что-то не то или не туда, в результате чего PLL теряет работоспособность и обратно залочится уже не может.
  15. Так после того, как PLL перенастроена, она вроде перестаёт что-либо генерировать. Её надо сбросить и дождаться, пока она залочится с новыми параметрами, или я не прав?