Ну букву г алгритма нарисовать может - зелёный полигон, серый рисуется без выреза, на него сверху бюризовый наложится и нормально, земля там лишняя, под неё всегда соседний слой есть. Корректировку лёгкую ручками никто не отменял, здесь цель ускорение работы, особенно сглаженный уголочки.
Только виа внутри бга и полоска до dc-dc, там тоже виа с десяток, как правило. Ширину полоски по dc drop анализу подрегулировать и готово. А так получается неплохой подход - грамотный plan и ручной бга escape плисины дают качественную разводку на полуавтомате, можно плисину двигать от ревизии к ревизии, при смене форм фактора также, а вот полуавтоматики для полигонов питания нет.
Ни разу не видел полигон питания в виде прямоугольника, правда мне в основном приходится работать с чипами в бга от 400 ножек с числом напряжений питания, начиная с 5.
Где можно посмотреть скрипты для аллегро? Хотелось бы иметь скрипт для автосоздания полигонов питания, скажем выделить нужные via, запустить скрипт и в слое питания готов полигон.
allegro весьма не плох, пересел на него с ментор экспедишн, с плис работать в allegro гораздо удобнее. Только у него идеология инопланетная, нужно руководство прочитать сначала, а то поначалу ругаться начинаешь, но потом простоту и гибкость оценить можно. Ментор последний правда постабильнее будет.
А этот AD вообще работает? Решил посмотреть, что у них за новая фича работы с плис (pin mapper), ну с горем пополам импорт сигналов прошёл (векторы с vivado он понимать не захотел). Далее попробовал active route с pin swap - никакого свапа нет, роутер часть трасс не развёл, ручной свап есть, но он разрешает свап между группами (конкретно диф пары были), что нельзя было, так как тактовая и данные мешаются. Разделение свапа на диф пары и single ended для плис совсем не оптимально будет, в пределах банка хотя бы менять их местами. Схемотехника у ad с поиском компонентов в интернет магазинах приятная правда.
топор как-нибудь работает с плис? Есть ли автосвап какой-нибудь по банкам типа как в cadence fpga system planner? С плисиной основное время тратится на оптимизацию пинов, причём в cadence это легче делать, чем в expdeition. В альтиуме, насколько знаю, ничего подобного нет.
Дергать pktend не стоит, система прерывания пк не даст больше 200 пакетов в секунду, только при куске в несколько мегабайт у меня скорость 400 мбайт в секунду стабильная. Смотреть за флагом full (не watermark) всё равно нужно, но он спустя несколько тактов обновляется после конца пакета.
Спасибо. А почему может? Cypress пишет, что при пакетной передаче со стороны плис можно watermark не смотреть. Значит в теории место под 7 выборок должно быть всегда. Я заметил, что если watermark выставлен, то нельзя переводить slwr в 1 - иначе флаг этот сбрасывается и fx3 не отправляет пакет. То есть нужна пакетная передача пакетами больше watermark level и кратными dma buffer size. Себе такую сейчас делаю, напишу результат.
А если device release number один, вторая плата не видится? У меня пока нет второй платы, но задача стоит.
Столкнулся с зависанием fx3, если slwr не постоянный в пределах одной транзакции (источник данных не готов). Неверно отрабатывается watermark level (для непрерывной записи всё верно), даже иногда короткие пакеты с pktend застревают (редко). Кто-нибудь сталкивался с такими проблемами?
