Коллеги, кто-нибудь использовал матлабовские hdl coder и vision hdl для разработки ядер по мат обработке изображений? На картинках вроде как даже встроенный логический анализатор теперь там есть. Как он по сравнению с hls?
Через tcl может быть, но если через кнопки, то есть только меню назначить elf файл и всё. Если через sdk, то и назначать не надо, но sdk не работает с шифрованием прошивок.
Спасибо, с этим тоже не разбирался. Не знаю, как на любой, но если поменять что-то в программе микроблэйза и обновить прописанный в вивадо elf файл, вивадо всю прошивку считает испорченной и заново запускает и синтез и имплементацию, а надо то только битстрим переделать.
А не подскажите tcl команду для шифрования прошивок? Платы у заказчиков с разными ключами, нужно как-то один проект сделать с множеством вариантов ключей. Я пока вручную xdc файл с ключом подключаю и запускаю generate bitstream. При этом целый час вивадо заново всё имплементирует. Даже на пару десятков плат уже проблема ждать для обновления прошивок.
эти аддоны доступны и в виде отдельных программ или web сервисов на сайтах тех же производителей.
altium они выбирают потому что новые разработки проводятся в индии, индусы используют альтиум из-за экономических соображений.
Да, значение задержки подзабыл, но, тем не менее, при потоке 960 мбит у меня сейчас 13 tap-ов чистый сигнал без ошибок.
А на каких частотах, по Вашему, работают ibis модели?
Большая часть трасс до гигабита в секунду. А у Вас есть пример, где на такой частоте, например, динамическое выравнивание фазы диф пары даст ощутимый выигрыш на глазковой диаграмме? Я уже и на статическое выравнивание глаза закрываю в некоторых случаях, точность калибровки hs интерфейсов в ис делает его бесполезным.
У программистов есть понятие исходника. Так вот в svn они хранят как раз исходники, и используют svn в том числе и для выявления отличий в коде. Промежуточный мусор в виде отходов жизнедеятельности компиляторов они там не хранят. Так вот файлы плат альтиума и аллегро и есть исходники, мусор в аллегро тоже есть, его складировать не нужно.
3d пакет это какой? Сейчас появился анализ плат в keysight ads, он лучше?
Сколько не моделировал целостность, столько раз и убеждался, что результат от схемы и топологии терминации зависит и от драйверов-приёмников в ИС, то есть от схемотехники. Плата там влияет ну почти никак.
Вот не видел я там излучение плоскостей питания и выбор места расположения конденсаторов с графиками резонансных частот, укажите, если не сложно.
Как-то уже давно запускал такую проверку для ddr, ну выдал он какой-то текстовый отчёт с кучей нарушений, оказалось там с моделями драйверов были проблемы, а не с платой, больше времени на разбор потратил. По рисунку нагляднее и быстрее.
