Jump to content
    

Losik

Свой
  • Posts

    492
  • Joined

  • Last visited

Reputation

0 Обычный

About Losik

  • Rank
    Местный
    Местный
  • Birthday 03/03/1975

Контакты

  • Сайт
    Array
  • ICQ
    Array

Recent Profile Visitors

6,330 profile views
  1. когда в calculator выбираете функцию, внизу справа будет кнопочка help с примерами использования функции. поповоду спектральной оценки почитайте APPENDIX A SPECTRAL ESTIMATION в книге Understanding Delta-Sigma Data Converters Shanthi Pavan и у него же была лекция на ISSCC Simulation Techniques for Data Converter Design Instructor: Shanthi Pavan
  2. не помню такую ошибку в tran анализе, это не pss? с идеальной катушкой у вас только L, с реальной RLC схема и условия генерации могут не выполняться. VCO в tran анализе нужно иногда пнуть немного, чтобы он начал генерировать, например посредством пилообразного ipwl источника тока подключенного между дифф плечами(добавить смещение в плечах, см картинку), или ставить очень маленький шаг. или включать её из состояния которое приводит к началу генерации( например подавать питание от нуля нарастанием, добавить шум). у VCO кроме режима генерации могут быть и стабильные состояния.
  3. шумы VCO нужно измерять с реальными источниками тока, без них у вас и будут +/- хорошие результаты. погуглите Design Challenges In Multi-GHz PLL Frequency Synthesizers Adrian Maxim там есть соображения по шумам для VCO.
  4. @Doka привет) я смотрел эти IP раньше, большой плюс ефаба что они дали свободный доступ к софту и китам разработчикам. но мне кажется они так и не не смогли привлечь хороших разработчиков и все аналоговые IP в лучшем случае студенческого уровня. но это хороший старт для них, на который можно опираться.
  5. Добрый, не пользователь цифровых тулов, но насколько я знаю некоторые команды перестают поддерживать от версии к версии или меняется их формат. если есть ошибка в логе то нужно её исследовать, обычно там достаточно информации чтобы понять в чем причина. По поводу cds.lib вы можете в одном этом файле указать путь ко всем библиотекам которые вам нужны, даже если они из разных PDK. Будет проблема с просмотром топологий, если библиотеки имеют разные display.drf и будут проблемы с загрукой настроект для PDK .cdsinit. Все это можно решить при необходимости, но лучше никогда не смешивать разные библиотеки.
  6. слишком мелко) они должны задавать тренды запросами и деньгами, а не заниматься дизайном. почему я считаю полезным иметь свое "референсные" проекты, это аккумулирует опыт который останется с вами и может быть использован в виде схем/идей/документации/подходов в других проектах или собеседованиях. условно вот такой блок я сделаю так-то, тесты такие-то, ожидаемые параметры такие-то, интерфейс такой-то, документация вот в таком виде. имея такой проект вы можете структурированно накапливать свою компетенцию и упрощать свою работу от проекта к проекту. конечно есть тонкие вопросы связанные с програмным обеспечением и правами на результаты работы. работодатель в 99% стремится забрать все результаты труда себе)) но можно обговаривать что ты можешь оставить себе, не нарушая договоров или делая эти референсы более абстрактными.
  7. а у вас как дизайнеров чипов есть свои референсы? ну хоть в виде схемы и документации? почему спрашиваю, в интернете их не особо но есть, понятно что не все захотят выкладывать пример https://github.com/muhammadaldacher/Analog-Design-of-Asynchronous-SAR-ADC а вот среди знакомых таким никто не занимается. хотя мне кажется это очень полезно.
  8. точно не помню но вроде в доках были картинки с новым интерфейсом
  9. да, все верно, если через iScape устанавливаете то указываете первый диск, потом выбираете опции что установить, при установке он попросит путь к следующему диску если там нужная ему информация для установки. перед установкой нужно стандартным для кэденса образом указать путь к лицензионному серверу( файлу) где есть фича AMS_Methodology_Kit
  10. насколько я помню AMSKIT идет обычным пакетом но при установке by iScape нужна лицензия для расшифрования, feature AMS_Methodology_Kit
  11. не, у меня нету, с кэденса их давно уже нельзя скачать, прекратили поддержку. когда-то на eetop выкладывали но возможности скачать от туда у меня небыло, слишком большие но отдельные документы и сейчас доступны. Также у кэденса есть Verification KIT он поставлется с INCISIVE до 18 или 19 версии вроде.
  12. Референсы есть. Из легко доступного кэденс раньше поставлял RFKIT/AMSKIT/LPKIT пакеты: RFKIT wifi приемопередатчик AMSKIT - FLASH ADC/Frac-N PLL LPKIR - ARM processor with misc IP Это скажем большие законченные учебные проекты выполненные в GPDK. Есть еще маленькие учебные проекты, условно как сделать CPU от верилога до GDS или ADC они идут в их обучалках. Средней доступности у фабов есть референсные проекты которыми иногда дают попользоваться (PLL/BGR/LDO) Так же были/есть обучающие центры в которых учат проектировать на реальных проектах.
  13. >>Ну и отвратительные фазовые шумы используйте резистор вместо токового зеркала от питания к катушкам, поможет снизить шум. с реальным источником опорного тока шум значительно увеличится. у вас полу идеальная схема, для RF используйте rf элементы из кита, там же есть и готовые индуктивности. >>Подскажите как организовать трансформатор (балун) из имеющегося набора индуктивностей, или это как-то по-другому делается? для проверки идей можно сделать модель из элементов библиотеки analogLib. для реальной схемы трансформаторы делаются вручную с характеризацией спец программами или с помощью генераторов трансформаторов/индукторов. у кэденса это EMX или сторонние программы типа Heilic, Sonnet. Они требуют наличие тех файлов в PDK с описанием электрических свойств слоев в процессе.
  14. LC-VCO не переключается в большом диапазоне, скажем +/-1.5GHz макс с учетом того что вам еще нужен запас чтобы скомпенсировать уход по корнерам. но можно использвать несколько LC-VCO параллельно. и 20GB/s по отдной линии в 65nm я не видел, возможно и делают) пример как делают на ring https://biblio.ugent.be/publication/8550815/file/8551234.pdf В образовательных целях: https://people.engr.tamu.edu/spalermo/ecen720.html
  15. должен заводиться и при 0fF нагрузке, 120f это слишком много для 10G) поменяйте max timestep, я писал про это. вам нужно не просто запустить генератор но и понять в каких условиях он не будет работать и почему. процесс не должен влиять, в целом отличие logical процесса от RF+logical в наличии дополнительных RF устройств, но в вашей схеме вы используете "logical" транзисторы. _rf элементы имеют фиксированную топологию и лучше измерены, более точные модели, но в моделировании схемы они будут давать результаты хуже чем версия с "logical" элементами. они заранее учитывают паразиты из фиксированной топологии. CDR бывают разные)) если они расчитаны на широкий диапазон частот то часто используют комбинацию Ring/LC-VCO. если на CDR на одну высокую частоту то лучше LC в одноканальном исполнении. если много каналов то смотрите цифровые CDR, там один PLL который формирует высокочастотный опорный сигнал для всех каналов CDR.
×
×
  • Create New...