Jump to content

    

Kuzmi4

Свой
  • Content Count

    3284
  • Joined

  • Last visited

Community Reputation

0 Обычный

1 Follower

About Kuzmi4

  • Rank
    Гуру
  • Birthday 03/19/1983

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

11944 profile views
  1. IMPERX, Ltd Bulgaria, a subsidiary of IMPERX, Inc. USA — a leading manufacturer of high-performance imaging products, is expanding its' engineering research and design team in Sofia, Bulgaria and is seeking a digital FW design engineer to join our team in developing the next generation of camera test equipment. The main focus will be design and development of firmware for FPGA. As a member of our team, the successful candidate will directly influence all stages of development. The position will be in a small team of highly skilled hardware and software engineers where a candidate’s contributions are recognized as well as their teamwork, breadth of knowledge, flexibility and a positive attitude are highly valued. The candidate has to be familiar with all phases of product design and development, subsequent validation, testing and debug, and assisting in the process of documenting them. What we are looking for: B.Sc. or M.Sc. in Electrical Engineering, Applied physics or equivalent with a minimum of 4 years design experience. In some cases it can be less. Understanding and implementing full design development cycle for digital devices based on FPGA: planning, schematic development, system-on-chip development (RTL firmware development and/or Embedded software application), verification/simulation, testing/debugging, documentation creation. Experience in designing FPGAs using VHDL or Verilog for Altera/Xilinx/Microsemi devices and synthesis/simulation tools (Quartus/Libero tools preferred, Mentor ModelSim tool preferred — but not mandatory). Experience with serial protocols: SPI, I2C, UART, NOR FLASH, USB (FTDI or similar), etc. Good experience in designing and development of complex multi board digital and analog schematics using Altium. Creating requirements for PCB design team, tight interconnection with the team during PCB development Good experience in testing and de-bugging of digital devices and boards with tools such as oscilloscopes, function/pulse generators, multimeters etc. Good experience with testing and qualification of complex designs through the entire design cycle from concept to production release. Strong communication skills and the ability to write design specifications and test procedures. Ability to learn technical concepts and material quickly and independently. Strong sense of urgency and the ability to work as part of a research and development team. Languages: Russian, English We offer: Permanent, Full-time employment. Competitive salary. Contract for 4 years with prolongation. Bulgarian BlueCard EU during work in the company. Relocation assistance. Payment for employee’s apartment. Payment for employee’s utility bills (water, heating, etc) — about 50 EUR / month. Travel expenses — about 300 EUR / year Paid sick leave. Paid vacation — 20 days. Bulgarian national medical insurance + private medical insurance from the company. Bulgarian feature — food vouchers (you can use it for payment in Kaufland, etc), about 40 EUR / month Friendly and highly professional team. Professional & personal growth. For consideration, please submit resume and any work samples in PDF to: jobs@imperx.com От себя могу сказать что ищут "середнячка", английский скорее желателен чем обязателен (почему обьява на англ - составляли в US), работать в принципе человек будет прямо с производством, люди не кусаются - болгары вообще довольно дружественные, многие русский знают. Для тех кто читает про дурдом в ЕС на тему 100500 волны ковидлы - могу сказать что в Софии болгарское раз..гильдяство (и подсчёт убытков прошлого локдауна) много чего компенсирует (в метро/автобусы/троллейбусы пускают как обычно, в аптеки-магазины тоже - в смысле и не вводили пропуск только для "чипированных", только чтобы в моллы/театры/.. попасть нужно "чипироваться", что на данный момент компенсируется разного вида народными "гуляниями" в парках пока не похолодало сильно) + признают сертификат вакцинации Спутником (Спутник V). Для ориентации чего сколько стоит по продуктам: https://broshura.bg/kaufland/kaufland-broshura-do-14-11-21-3#page=0 https://www.kimbino.bg/billa/sedmicna-brosura-ot-cetvrtk-04-11-2021/ Проезд в метро/автобусе/троллейбусе - 1.60 лев. Месячный проездной на все виды транспорта по Софии - 50 лев. Курс лева к евро : ~2 лев == 1 евро.
  2. Здравствуйте, Давно использую DPI-C для симуляции HDL+SW проекта, всегда обходился одним потоком для тестового приложения. Но тут встала задача сделать тестовое приложение (Zynq) где запускаются несколько SW потоков через pthread + DPI-C в них. И тут встал вопрос стека потоков: Потоки в тестовом приложении запускаются через: У меня в SV так: В хедере так: Собственно проблема понятна: При попытке быстро порешать вопрос (авось прокатит): Получаю такой отлуп от VSIM: Что по ходу при детальном рассмотрении как бы выглядит логично. Попытка сделать какой то адекватный размер стека в консоли, исходя из цифр из первого Fatal-сообщения, приводит к аналогичной Fatal-проблеме, только цифры меняются в сторону величения. Собственно я нашёл временное решение, но там такая связка DPI-C import/export что при любом изменение тестовой апликухи прийдётся изменять эту "связку" - это не выглядит хорошо. Возможно кто то уже сталкивался с такой проблемой или около, но если нет - буду признателен за идеи.
  3. 2 MaratZuev В принципе, если выберете Active-HDL то сильно с TCL/BASH скриптами не прийдётся заморачиваться - когда сталкивался c Active-ом, с ним были минимальные изменения для ModelSim-based проекта Ну и кажется он дешевля чем NCSIM и VCSЮ, правда не такой шустрый..
  4. Если сильно надо именно BIT-ENABLE то можно поменять например M9K Configurations (depth × width) на 8192 × 1 - Memory Blocks in Cyclone IV Devices, Table 3–1 - и поменять BIT-ENABLE на WRITE-ENABLE. Но я бы уважаемый, на вашем месте, всё таки пересмыслил логику, учитывая что "отовсюду мы слышим стоны"
  5. Собственно, отвечаю сам себе - в BUILDROOT можно подключить Linux PERF Как его юзать для профилирования - спокойно гуглится. Неплохой GUI на это всё от лисицы. В принципе очень даже гуятина, как по мне, но при использовании "pthread" в апликухе - вас могут ждать интересные неожиданности Так же можно собрать rootfs с Valgrind (Callgrind, Memcheck, Massif, etc..) : Xilinx AR#63280 В принципе работает, GUI можно взять любой - так же нормально гуглится. От себя добавлю что Valgrind это Valgrind - и не надо дивляться когда оно вдруг начнёт всё тормозить аццки Ну и не рекламы ради - PVS-Studio. Оно не касается именно профилирования напрямую, но тоже очень полезно. Kак то так, если в кратце.. Кстати, если кто то когда то будет использовать Xilinx TCF Profiling на ZYNQ платфоме - отпишитесь пожалуйста, интересно было бы узнать как оно.
  6. Здравствуйте, есть своя плата на Zynq-7010, есть linux/rootfs собранный через BUILDROOT, используется PS GEM для отправки пакетов, написана апликуха которая бегает в этом линухе - и вот встал вопрос что надо проверить как работает апликуха потому что планируется перелезь на более "толстый" канал где уже критическим местом может стать собственно эта апликуха. Посему вопрос к уважаемому ALL-у - не посоветуете ли какой нибудь, скажем так относительно простой метод профилирования для этого случая который был применён лично вами ? На счёт Xilinx gprof - читал, но хотелось бы перед началом использования услышать людей которые уже проходили этот путь.
  7. Если я всё правильно помню, то вот тут можно помотреть: http://ds-dev.ru/projects/proteq/repository/show/trunk/projects/proteq_sim/src/sim/regression там были стрипты и для MS (*.do) и для AHDL (*.tcl): http://ds-dev.ru/projects/proteq/repository/entry/trunk/projects/proteq_sim/src/sim/regression/run_rtl_regression.tcl На эталонность не претендует, делалось так чтобы просто работало.
  8. да написал как только так сразу, в ответ - тишина. так же был проверен конфиг фая - до и после mtd_new_ptp_init конфиги остаются те же и линк не теряется.
  9. Здравствуйте, Пытаюсь запустить PTP в Marvel 88X3220P (rev A0E), но пока не выходит. Использую MTD API version 2.2 (сравнил с 2.3 -> разницы в PTP части кода нет). PHY Firmware revision (BIN) : 0.3.11 . FPGA : Xilinx Artix 7, интерфейс с 88X3220P - Xilinx RXAUI v4.4 IP core. Логика запуска PTP: ... ret = mtdSampleInitDrv( devPtr, NULL ); ... ret = mtdGetFirmwareVersion(devPtr, 0, &major, &minor, &inc, &test); ... ret = mtd_new_ptp_init(devPtr, 0, 1); // link_mode - 0-1G, 1-10G ... s_mtd_ptp_cfg.version = MTD_PTP_1STEP_VER_V2; s_mtd_ptp_cfg.transSpec = 0; s_mtd_ptp_cfg.msgTypes = MTD_PTP_1STEP_MSG_SYNC; s_mtd_ptp_cfg.overLayer = MTD_PTP_1STEP_OVER_L2; s_mtd_ptp_cfg.ingaction = MTD_PTP_1STEP_ING_ACT_HIGH_QUEUE; s_mtd_ptp_cfg.egaction = MTD_PTP_1STEP_EG_ACT_LOW_QUEUE; ret = mtd_ptp_1step_V2_ethernet_init(0, &s_mtd_ptp_cfg, 1, 1); // port, mtd_ptp_cfg, numIngLut, numEgLut ... Проблема заключается в том, что после исполнения процедуры "mtd_new_ptp_init" пропадают входящие пакеты - на выходе из RXAUI интерфейса ничего нет. Все процедуры штатные и взяты из MTD. Так же в MTD коде есть замечание #102115: .. mtd_ptp_writecheck_reg(port, MTD_SI_IGR_CHK_ACT, 0xf ); ... не помогло. Далее , есть документ MV-S302496-00, в котором в пункте 5.2 "Initialization of LinkCrypt Core" описывается интересная процедура, которая отсутствует в MTD API version 2.2 / 2.3, где в частности сказано что надо выключать трафик (MTD_PATH_TYPE_LINE + MTD_PATH_TYPE_HOST) во избежание проблем во время конфигурирования M-unit-а. И даже приведёт пример кода - так же не помогло (входящие пакеты не появились). В MTD есть такая процедура: ... /* Workaround procedures */ MTD_STATUS mtd_init_macsec (MTD_U16 port, int link_mode) ... которой нет в MacSec части кода (для MacSec части M-unit-а) в которой куча magic-numbers, и я так понимаю это как раз индусский вариант того что было описано в MV-S302496-00, пункт 5.2 "Initialization of LinkCrypt Core" для PTP части, но что там конкретно происходит - понять трудно (плюс, по факту, мне не надо MacSec логика). Но судя по комментариям - это кто то отлаживал, значит оно должно работать.. Входящие пакеты у нас есть всегда потому что есть PTPv2 MASTER который шлёт свои PTPv2 ANNOUNCE периодично. Буду очень признателен если кто то расскажет как всё таки надо работать с этим чипом (можно не через MTD) чтобы не блокировался INGRESS путь и PTP логика была рабочей. / Пока у меня из реальных вариантов - обновить бинарник до последней версии FW BIN для фая /
  10. Не то чтобы совсем без вывертов, но со сборкой *.SO под LIN для Questa как то так: 1g_ethernet_dpi_trunk
  11. 2 Maverick Вы бы проинформировали общественность что же это было - вдруг кому пригодиться в будущем.
  12. Если можно, хотелось бы уточнить хотя бы в общем и целом : что то типа 62k-65k до налогов + 2-3% в год компенсация инфляции ?
  13. В той же Германии это + к ЗП (хотя с ихними налогами это конечно вопрос - плюс это или минус), условия и т.д.. Тут думаю детально вам Ильгиз рассказать может, в принципе как его тут не ругали в своё время, его описания ситуации в большинстве сходится с реальностью, на мой субьективный взгляд конечно, хотя не без сгущения красок. Но если взять в общем и целом - для среднестатического разгильдяя с мозгами я думаю польза в защите PhD в Германии самостоятельно опредлённо есть (наблюдал несколько таких историй). В своё время, я отказался от получения PhD именно по причине того что я знал чем занимались те кто таки получил PhD, в том же Дармштадте (пару раз был на реальной защите дисера, если что) - привеД народу из FAIR кто читает ;) без обид Глобально - не жалею (никто до HDR - типа аналога доктора наук в странах СНГ - так и не дорос и не планирует).
  14. 2 ig_z вы у них заказывали пакет услуг по тестированию и сертификации, или у вас была соВтина ? Собственно зная про описанные вами выше моменты, мы и проработали стандарт и сделали свои тесткейсы - на всякий случай. Upd: тут по ходу наших дискуссий с ними выходит что они всё могут сделать, но цена выйдет 18k$ (за Default Profile) и 12 месяцев на пред-тестирования с их софтом и на их железе.
  15. День бодрый, решил отписать, вдруг кому будет нужно - я таки получил ответ на счёт сертификации из "New Hampshire InterOperability Laboratory". Правда я спрашивал про Default Profile а они мне ответили про Power Profile (C37.238-2017, and IEC_61850-9-3) что мне как бы не надо, но... В общем и целом, если коротко, они планируют запустить Power Profile Certification Pilot program: https://www.iol.unh.edu/1588/power Судя по письмам, они планируют эту программу для запуска на конец мая 2019. Тем кто зарегистрируется (и конечно же оплатит) в программе они ориентировочно с мая начнут давать "beta" version. Из писем, они готовят полный пакет услуг, так же будет доступен "tool that will be usable to pre-test in-house" (пока у него статус "in development "). На данный момент мне точно не известно что это будет (на всякий случай мы подстраховались и слепили свои тест-кейсы исходя из их тест-плана и стандарта), но я думаю что это будет что то типа GigE Vision® Validation Framework (stand-alone соВтина от AIA для "pre-test in-house" GEV камеры, гуглится) По факту, эта "Power Profile Certification Pilot program" позволяет так же сертифицировать Default Profile так что посмотрим до чего мы с ними договоримся / товарищи ещё предлагают услуги касательно TSN + AVB, включая проверку под вояк - вдруг кому будет интересно / Для общей информации: UNH-IOL already serves as the principal certification house for the Avnu Alliance and the related validation of gPTP