Jump to content

    

Maverick_

Модераторы
  • Content Count

    3485
  • Joined

Community Reputation

10 Хороший

About Maverick_

  • Rank
    я только учусь...
  • Birthday 01/12/1979

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

22118 profile views
  1. The NVMe-Over-Farbrics Reference Design - Samsung PM1625b or PM1735 https://www.xilinx.com/products/intellectual-property/nvmeof.html и всю документацию по нему Огромное спасибо (ответы пишите в личку)
  2. Спасибо за информацию Давно работаете в Vitis?
  3. рекомендую канал

    https://t.me/fpgasystems

    1. Nick_K

      Nick_K

      А я вроде подписан. Не уверен, но и времени не много, чтобы по чатам сидеть)

      Спасибо в любом случае)

       

  4. Добрый вечер

    Хочу познакомиться

    Меня зовут Алексей я из Киева

    На форуме прошу называть меня по нику...

     

    1. Show previous comments  9 more
    2. Nick_K

      Nick_K

      Там сложная история, меня сконтачил с ним другой разработчик. Может знаете Кузьмича. Паша хотел расширять офис, а у меня знакомые в Харькове были. Короче всё запутанно, но лично с ним я не знаком. Просто знаю что они и в Беларуси пытались и по Украине.

      Я так понимаю, что сейчас все работают удалённо.

    3. Maverick_

      Maverick_

      Кузьмича знаю :)

      Да вроде но я это знаю сугобо по переписке - это я про удаленку

      Скажу вроде очень хорошо налажена...

      Лично я в офисе никогда не был...

    4. Nick_K

      Nick_K

      Прикольно. И очень радует тот факт, что можно удалённо работать. У меня ещё менее года назад было устойчивое убеждение, что не в офисе (а точнее без вспомогательного железа, как осцил, генераторы, паяльные приспособления) работать с ФПГА нереально. Но вот практика показывает, что таки можно)

  5. была разница в красталлах плис в вивадо и витис все получилось В блок диаграмме я не видел ip core
  6. всем привет делаю проект по https://forums.xilinx.com/t5/Design-and-Debug-Techniques-Blog/AXI-Basics-7-Connecting-to-the-PS-using-AXI4-Lite-and-Vitis-HLS/ba-p/1137753 пункт 1.10 не получается, хотя до этого все гуд прошу помощи
  7. можно как то так -- ------------------------------------ -- Power On Reset with NO reset input -- ------------------------------------ -- 10 clock cycles reset pulse issued at start up Library IEEE; use IEEE.std_logic_1164.all; use IEEE.numeric_std.all; -- ---------------------------------------- Entity POR is -- ---------------------------------------- Port ( Clock : in std_logic; -- clock input Reset : out std_logic ); -- reset output end entity POR; -- ---------------------------------------- Architecture RTL of POR is -- ---------------------------------------- signal Cnt : unsigned (3 downto 0) := (others=>'0'); -- init for simulation signal iRst_n : std_logic := '0'; -- init for simulation Begin Reset <= not iRst_n; process (Clock) begin if rising_edge(Clock) then if Cnt /= 10 then -- If counter hasn't reached this value then Cnt <= Cnt + 1; -- keep counting iRst_n <= '0'; -- and force the Reset else iRst_n <= '1'; -- release the Reset end if; end if; end process; end architecture RTL;
  8. Всем доброго дня! Встала задача перенести проект с Latice на Intel/Altera все ничего, но там есть блочная память у которой можно задавать запись битов по маске https://www.latticesemi.com/-/media/LatticeSemi/Documents/ApplicationNotes/MO/MemoryUsageGuideforiCE40Devices.ashx?document_id=47775 И в проекте этот вход используется, может подскажите как быть? Как описать аналог для альтеры коректно?
  9. Добрый день может у кого-то есть скомпиленный модуль для анализатора https://github.com/dirker/sdmmc-analyzer нужна dll (plugin) для анализа SD/MMC (SDIO) для Seale Logic Analyzer
  10. Смотрите скорость чтения/записи данных в DDR. Берите 80-90% от этой скорости (максимально возможная) это если вы реализуете полностью аппаратный контроллер и подключите его к sdram port. Если не будет другой/дополнительной загруженности контроллера памяти PS ссори не внимательно прочитал вопрос ТС...
  11. Еще есть замечания/предложения? Возможно что-то не понятно...
  12. Спасибо. Не знал, всегда думал что список чувствительности влияет только на симуляцию. Такое описание: process(avs_s0_read, avs_s0_write) begin -- if rst = '1' then -- we_commands <= '0'; -- elsif(rising_edge(clk)) then if avs_s0_read = '1' then we_commands <= '0'; elsif avs_s0_write = '1' then we_commands <= '1'; else we_commands <= '0'; end if; end process; addr_commands <= avs_s0_address; data_in_commands <= avs_s0_writedata; avs_s0_readdata <= data_out_commands; правильное ? все сигналы в списке чувствительности?
  13. Сделал прослойку (genericmux.vhd) между одним портом блочных памятей HDL (пример описания блочной памяти bram_tpd.vhd) проекта и процессором на шине авалон MM Пытаюсь читать и писать в них... Во вложении скрин результата чтения и записи... Такое ощущение что ему не хватает такта или где-то проблема с адресами... Помогите пожалуйста разобраться... Числа я пишу по порядку... как мысль: Возможно в проблема, что не хватает сигнала chipselect? если добавить в genericmux.vhd (new_component_0 в qsys) : wr_en_0 <= '1' when avs_s0_write ='1' and chipselect_s0 ='1' else '0'; и тогда для одного порта будет process(avs_s0_read, avs_s0_write) begin -- if rst = '1' then -- we_commands <= '0'; -- elsif(rising_edge(clk)) then if avs_s0_read = '1' then we_commands <= '0'; elsif avs_s0_write = '1' and wr_en_0 = '1' then we_commands <= '1'; else we_commands <= '0'; end if; addr_commands <= avs_s0_address; data_in_commands <= avs_s0_writedata; avs_s0_readdata <= data_out_commands; --end if; end process; тогда интерфейс авалон порта будет иметь вид: avs_s0_read : in std_logic; avs_s0_write : in std_logic; chipselect_s0 : in std_logic; avs_s0_address : in std_logic_vector((ADDR_LENGTH-1) downto 0); avs_s0_writedata : in std_logic_vector((DATA_LENGTH-1) downto 0); avs_s0_readdata : out std_logic_vector((DATA_LENGTH-1) downto 0); и так сделать для всех 7 портов... genericmux_hw.tcl genericmux.vhd bram_tpd.vhd
  14. Допустим альтера. Бурст режим тоже подразумевает работу с блоками данных Есть предложение что В блочном вроде быстрее, но данных должно быть много. Если маленькие пакеты и не часто то лучше burst