Jump to content

    

Maverick_

Модераторы
  • Content Count

    3526
  • Joined

Community Reputation

10 Хороший

About Maverick_

  • Rank
    я только учусь...
  • Birthday 01/12/1979

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

22497 profile views
  1. Для написания своего ядра нужна спецификация стандарта slvs-ec... Ищу ...
  2. Пршу оставить ссылки на корки здесь Потом же проще делиться Это просто просьба...
  3. Добрый день Помогите пожалуйста с скачиванием референс дизайна http://XAPP585.zip Вот pdf : https://www.xilinx.com/support/documentation/application_notes/xapp585-lvds-source-synch-serdes-clock-multiplication.pdf Ответы можно в личку... Заранее спасибо за помощь.
  4. Спасибо за помощь. Буду дальше разбираться...
  5. Есть видеосенсор с таким интефейсом надо его интефейс как бы удлинить/дотянуть - изза нехватки там места для нормальной платы с FPGA Изза этого и спрашиваю про возможность применения какогото какогото конвертора в кабель и обратно https://www.macnica.com/americas/web/products/ip-software/slvs-ec-rx-ip/what-is-slvs-ec Возможно у кого то есть стандарт slvs-ec и может поделитьсся буду благодарен (в личку)
  6. Добрый день Вопрос собственно существуют ли какие то решения передать SLVS-EC (видеосенсор) до 1м без применения FPGA
  7. Для квартуса нужно делать инициализацию из файла *.mif Либо присваивать значения массива прямо из описания...
  8. Respect! возможно стоит выложить готовый Ваш проект для Cyclone 10 LP Evaluation Kit. - отдельно и дать к нему скрин по утилизвции логики и тому подобное возможно выложить отдельно варинт loopback для быстрой проверки описать порты вход/выход по возможности...
  9. читаю я правильно - уже проверил помогите пожалуйста переделать авалон шину в бурст режим - описание выше во вложении
  10. Формирование на лету изображения (чтения из блочной памяти тоже получилось), а вот с ddr памяти никак - даже статическое изображение ...
  11. у меня сейчас просто статику с ddr не выводит (мое понимание проблемы)
  12. Добрый день Есть на логике вывод шахматки и с блочной памяти картинок работает, потрбовалось сделать вывод на полный экран. Для этого с помощью процессора формируется статичное изображение в ddr памяти и потом логика авалон в dma читает и пишет в фифо(двухклоковое - авалон шина 100МГц, vga логика 25МГц), далее логика вывода на экран читает и выводит на экран. Написал описание (вложение). Но изображение бежит... Думаю автомат авалон шины переписать на бурст режим... Что не так? где/что посмотреть чтобы понять что не так? Может еще есть какие то предложения/идеи/мысли? vga_generator (8).vhd