dvladim

Для совсем некрофилов потребуются Quartus 9.0 (для всяких ACEX, FLEX10K) и MaxPlus II (для FLEX8000). А также не помешают файлы для Jam STAPL.

Я держу maxplis II, Quartus 8.1, Quartus 13.1 Более новых не требовалось.

А в чем проблема? Каждый из элементов описываете в виде: lcell L0 (.in(q0 & cd & y1), .out(y0_n)); assign y0 = ~y0_n; ну и выбрасывание lcell должно быть запрещено. PS. Это все для Altera и о STA можно забыть.

set_location_assignment

Дело не только в ретайминге. Все это зачастую борьба с тупостью тулов. Вы видите позиции триггеров? Достаточно очевидно что Qu сам не справляется с их размещением. Я вам предложил руками прописать позиции триггеров конвейера.

А вы хоть смотрели почему не помого?

У вас на LABCELL_X23_Y3_N33 набегает 4.8 нс. Добавьте конвейерные триггера в позицию X53_Y1. Дальнейшее расхождение времянок можно скомпенсировать фазами PLL.

Это вы приводили, я имел ввиду детальный путь от STA. На чем набегает задержка? Вы указывали 150 МГц. Т.е. около 6.5 нс. Вот с этим и нужно разбиратья. Насколько я понял у вас 8-ми разрядная шина. При -setup 2 -hold 1 разные разряды могут попадать из разных отсчетов. Ну если вас это устраивает...

Вам правильно des00 сказал. У вас корректная задержка от 0 до 2-х тактов, а вы вероятно каждый такт данные забираете. Лучше бы разобрались с путями из-за которых такая задержка получается.

Открытый канал транзистора неплохо аппроксимируется линейным сопротивлением. Если это явно не указано (а я такого нигде не видел) то имеет смысл их считать обычными IO в фиксированном режиме. Доказывается элементарно. Вставив в разрыв каждого вывода нулевое сопротивление и измерив ток через него прекрасно пролезаем в предельно-допустимый режим.

А детальный STA отчет что дает по этому пути?

Нет. Крутизна фронтов - это slew rate в Альтере, Нагрузочная способность выхода - это, считайте, количество подключенных к выходу p/n ключей. Стабилизации тока разумеется нет. В своё время в даташитах Альтеры на ПЛИС типа MAX700 MAX3000 было примечание, суть которого в следующем: если требуется меньший звон по пинам, то неиспользуемые пины можно подключить к земле снаружи, а в прошивке сделать выход нулем. А вообще здравый смысл говорит, что объединить несколько выводов для увеличения тока вполне допустимо. Выравнивание токов будет за счет сопротивления канала транзистора.

Здесь нужно понять, вы хотите проверить прошивку в ПЛИС или соединения на плате? В любом случае подаете команду EXTEST по JTAG. Она разрывает связи между ядром ПЛИС и внешним пином. Для каждого пина как правило используется 3 бита: DI OE DO. Если нужно проверять внутренности ПЛИС - подаете биты на DI, контролируете биты OE и DO, на OE и DO подаете безопасные данные для остального окружения. Если проверяете соединения/пайку, то используете все схемы с JTAG, так же EXTEST. Подаете биты на OE, DO, контролируете на DI. Аналогично можно проверить части не имеющие JTAG, считать/записать ПЗУ и т.п.

Весьма спорное утверждение. Вы бы еще для ASIC тоже самое предложили.

Без "думаю" это описано в стандарте. Препятствие простое - не соответствие стандарту.

И где вы такой рисунок нашли?

А чего его упоминать, от четвертой серии отличается серьезно. А если самому интересно, скачайте даташиты на эти семейства и сравните архитектуры LE, BRAM, DSP, их количество, IDCODE схем, тех. нормы производства. Выводы - самостоятельно.

Нет там этого, поскольку семейство старое. Cyclone 10 lp - аналог Cyclone IV E, который в свою очередь очень близок, а иногда полностью совпадает с Cyclone III. Архитектурно разумеется. Технологии разные.

А в двух словах: в комбинационном always меняется state, которого нет в списке чувствительности - в итоге латчи. Это так, для начала.

А идея с добавлением разряда в счетчик Грея и инверсией другого разряда - вообще песня.

У вас вообще счетчик не синхронный. В ПЛИС так делать не принято (мягко говоря).

~ 400к за весь комплект? Ну и как? Помогло в работе?

Если мы говорим о 1892ВМ14Я то конфигурация SoC выглядит вполне адекватно: 2 ядра ARM общего назначения, 2 DSP, периферия, DMA, видео ядро. Другое дело, что DSP работают не так как заявлено, а с "нюансами" )). А фейл выглядит не эпично, а ожидаемо ((( (к сожалению). Ну и ценник на отладочную плату - по интернету слухи гуляют о 50к, а за весь комплект с отладочным USB и софтом для госконтор порядка 400к. Это конечно впечатляет.

Обычно, в частных разговорах, слухи ходят, что армы (которые купили) вполне рабочие, а вот собственные DSP (те, которые ELcore) - ведут себя странно. И если не хочешь проблем, то лучше их не использовать.

Логика подсказывает, что алгоритмом программирования целевой схемы. А вот такой вопрос: вы хотите сами написать плеер? Может проще готовый взять и портировать под ваш контроллер?