dvladim

О как! А чем же будут отличаться мультиплексор с обратной связью, латч и описание вида assign q = en ? d : q;

Менять прошивку в ПЛИС смысла нет. Виноваты скорее всего платы. Имеет смысл посмотреть моделирование плат на crosstalk и с осциллографом ползать по платам.

Да что вы говорите. Вот с точки зрения Qu latch - это комбинационная схема с обратной связью. Т.е. комбинационная схема выходы которой определяются не только входами.

Параметры снаружи никак не изменить. Изменить можно define-ы (для ncverilog: ncelab +define+name). Это с полной пересборкой проекта. Параметры внутри можно вычислить (например parameter name = `extdefine) Это все тоже приведет к пересборке проекта, т.к. собственно меняется сама схема. Без пересборки проекта тестбенчем можно управлять через $plusargs

С модулем на осциллографе импульсы наблюдаются? Для ПЛИС линия всегда входная? Если так, то вероятно наводки (паразитная емкость) а на стенде или внутри модуля нужно смотреть осциллографом.

А за счет чего Required уменьшился? Он определяется прежде всего констрейнтами. Сравните один и тот же путь: до и после.

Грубо ошибаетесь. Вам уже сказали, но и я добавлю: Если в списке чувствительности нет фронта клока, а в теле есть save_reg = save_reg; (без разницы = или <=) то у вас получится комбинационная логика с обратной связью - т.е. latch.

Я про подробности спрашивал, потому что вы пишете ахинею: И как же? Required измениться не должен, Arrival уменьшился, а как Slack мог остаться тем же? Required измениться так же не должен, Arrival останется 7нс, а с чего бы Slack должен быть другим??

Arrival - это то что получилось. Required - то во что нужно уложиться. Slack = Required - Arrival. Лучше бы подробнее: что было, что стало. Какие констрейнты, путь один и тот же?

С save_reg вроде все нормально, а с ram_read_data - непонятно. Попробуйте вывести save_reg и ram_read_data через $display always @(save_reg) $display($time, save_reg);

Абсолютно неверно. Коммутация в FPGA - это мультиплексор и буфер, поэтому fanout на задержку никак не влияет.

Я поэтому и привел в пример TAP контроллер - он имеет возможность выхода в начальное состояние из любого без сброса. Поэтому я говорил о конкретном автомате, а не об общем случае. Если на выходе (после gray или как-нибудь еще) данные отличаются 1-м битом, то проблем не предвидится. PS. Вообще есть ощущение, что все это можно сделать и без такого автомата состояний.

Автомат с гарантированным выходов в исходное состояние. Например JTAG TAP и выход по 5 единицам в TEST LOGIC RESET. У ТС автомат сделан как gray, условия переходов в зависимости от асинхронного сигнала - только в то же состояние или в следующее. Т.е. может измениться только 1 бит. Метастабильность в нем будет соответствовать или предыдущему или следующему состоянию. Т.е. если кодирование этих ближайших состояний отличается 1-м битом, то все безопасно (но это не точно))).

TLP минимального размера состоит из 3-х слов. (разумеется не содержит данных). Пакеты для работы с 32-х разрядным пространством адресов имеют заголовок в 3 слова, с 64-х разрядным - 4 слова. Данные в зависимости от типа пакета.

Как-то плохо верится в коммерчески успешную разработку даже с ценами на уровне диджикей, а уж с ценами на уровне китайцев верится еще меньше.