Jump to content

    

YuP

Свой
  • Content Count

    131
  • Joined

  • Last visited

Community Reputation

0 Обычный

About YuP

  • Rank
    Частый гость
  • Birthday 09/11/1985

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Воронеж

Recent Profile Visitors

1004 profile views
  1. Мешают организационные факторы. Проект начинала одна команда, продолжает другая и возможности для перехода внутри этого проекта нет. Цинк там нормальный-полноценный. Если бы мог, то уже давно перешел. Но собственно, вопрос остался. Может кто встречался с данной проблемой.
  2. Всех приветствую. Имеется Zynq 045, ISE 14.7. Построена связка ядра ARM с PL через Bram контроллер и блочную память. На частотах обмена до 200 МГц временные ограничения выполняются. На частоте 250 МГц требуется в блочной памяти устанавливать опцию регистровых выходов (Блочная память состоит из 16 Bram). Собственно,вопрос: как указать Bram контроллеру, что появилась задержка на 1 или 2 лишних такта? P.s: для axi_bram_ctrl 4.1 данная опция найдена (READ LATENCY), а для ранних версий получается ее нет (или не нашел) 4.1 Read Latency For situations where you cannot achieve timing closure at the output of the BRAM, the AXI BRAM Controller supports a configurable read latency option where the BRAM can have pipeline stages behind it. The AXI BRAM Controller core has a C_READ_LATENCY parameter to indicate the incoming latency from BRAM to handle the appropriate handshakes.
  3. Цитата(bark @ Jun 22 2011, 10:52) Подскажите оптимальное железо для рабочей станции? Сейчас машина на Intel E8400 @ 3.8ГГц(разогнана). 2 Гига оперативы и ХР SP3. Quartus 9.1 время компиляции проекта доходит до 8 минут. Будет ли толк от перехода на какой-нить i7 например? Используют ли оптимальнее более новые квартусы многопроцессорные системы? Осуществил переход от Intel E6850 3ГГц ОЗУ 2ГБ Windows XP SP2(32бит) на Core i7 3ГГц(8ядер) ОЗУ 4ГБ Windows 7 (64бит) Переход дал выигрыш где-то 40%, т.е имплемент занимает на тестовом проекте 16 минут вместо 24-26(точно не помню). Т.к. менялось слишком много факторов, то что дало выгоду сказать не могу. Мое мнение,если есть возможность обновления (плановая смена компов), то почему бы и да)))
  4. Цитата(izevs @ May 12 2011, 16:22) YuP спасибо! Я сомневался что у Xilinx нет своего адаптера, я нашел только HW-130 но он не поддерживает CoolRunner-II. Пожалуста.Тот,который я Вам посоветовал точно поддерживает. Наши коллеги шьют им XC2C384 и много чего еще. Вот здесь много всяких модификаций http://www.terraelectronica.ru/elnec.php?_...dTpndWFyYW50ZWU
  5. Цитата(izevs @ May 12 2011, 15:18) ПЛИС программировать необходимо до установки на плату, так как на плате нет свободного места под разъем для программирования, желательно использовать фирменный Xilinx программатор с адаптером под XC2C256-7VQ100I CoolRunner-II. Изготавливать самодельный программатор не желательно. Тогда посмотрите в сторону универсального программатора BeePROG+. Это именно то что вам нужно. Правда цена, если не ошибаюсь не меньше 800 $, но это плата за универсальность. Есть аналог ChipProg+. В 2 раза дешевле. http://www.elnec.com/products/device-programmers/beeprog/ или Google в помощь
  6. Был опыт соединения Virtex5-PlatformFlash-Virtex5-PlatformFlash, Virtex5-CPLD, Virtex4-CPLD-PlatformFlash. Проблем в JTAG не возникало. Подключил TDO к TDI и забыл. Работает как часы. Если микросхем очень много то можно буферы на TMS TCK поставить.
  7. File-->Import--> выбирайте свой .cdc файл, который должен был создан при добавлении ядра чипскопа в проект.
  8. Цитата(DmitryR @ Sep 9 2010, 09:27) Начальные адреса как задаете? 0h для 0 ревизии 400000h для первой ревизии получаеется так FFFFFF/4+1=400000 пробовал оставлять адреса,которые предлагает софт-не помогло.
  9. Цитата(DmitryR @ Sep 9 2010, 08:40) Непонятно, что у вас не идет - флэшка не заливается или уже FPGA из нее не конфигурируется. Если первое - смотрите настройки RS в Impact при прошивке. Если второе - посмотрите, как стоят M-ножки, BPI может читаться как сначала, так и с конца. - Флэшка не заливается - RS в импаке стоят на адреса 24:23 - M ножки стоят нормально. Без ревизий все ок.
  10. Доброго времни суток,уважаемые форумчане. Интересует вопрос переконфигурации XC5VFX70Е при помощи параллельной флэшки JS28F256P30B95. Собственно что происходит: -генерим первый .bit файл -генерим второй .bit файл -в Impact делаем Create PROM File -выбираем Configure MultiBoot FPGA -выбираем флэшь -задаем количество ревизий (2) -шина 16 бит -Жмакаем ОК -Добавляем два бит файла и задаем начальные адреса внутри флешь -генерируем .mcs файл. Всё успешно. -Шьем флэшь с помощью Platform Cable USB. RS(1:0) соединен с Flash_A(24:23) RS(1) подтянут резистором 4.7k к земле RS(0) подтянут резистором 4.7k к питанию Итог: не шьется.Проходит несколько процентов и по тормозам. P.s: Без ревизий всё шьется и грузится P.s.s: Софт ISE 11.5 P.s.s.s:Делал всё не от балды, а обдуманно и руководствовался документацией
  11. Цитата(Mad Makc @ Aug 6 2010, 18:09) купили 50 штук Virtex-4. 3 из них оказались браком- все питания кортят на землю. Есть у кого опыт разговора с представителями/торгашами по поводу замены(или money back)?есть какие тонкости? А какой конкретно камень брали? У нас такая же проблема была с Virtex 4 XC4VSX55. 7 штук мертвых, правда было выяснено это после запайки.
  12. Цитата(Azatot @ May 27 2010, 09:36) Здравствуйте, уважаемые. Создал простой проект (ISE 11.4), вставил в него ядро DDS Compiler, подключил ChipScope через ChipScope Pro Core Inserter. Хочу посмотреть синус и косинус. Смотрю через ChipScope и вижу что то не понятное. Попробовал подключить через Core Generator, всеравно тоже самое. При этом если подключить простой счетчик, то в ChipScope он работает. Может кто-нибудь сталкивался с подобной проблемой и может подсказать? Заранее спасибо. Поменяйте формат данных на signed в ChipScope.
  13. Для ModelSim 6.5 тоже самое.Немного терпения и всё. Компилилось больше часа
  14. Цитата(MKS @ Dec 19 2009, 22:06) Приветствую всех. Товарищи развейте мои сомнения по поводу програмления внутреней флешки spartan3an. Достаточно ли на плате сделать один разъем JTAG как на figure 10-1 ug332.pdf ? Гтовых плат у меня нет, а из описания не понятно подключина ли внутреняя флешка к JTAG разъему плис. Заранее спасибо. Развеиваю.Достаточно.Так и делали.Всё работает.
  15. Цитата(NOVY @ Sep 28 2009, 17:00) Похоже все-таки .bit , а не .mcs .mcs для PlatformFlash На что похоже? Посмотрите главу Preparing an SPI PROM File всё в том же UG332. По-моему еще можно .exo.