Jump to content

    

Cont

Участник*
  • Content Count

    112
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Cont

  • Rank
    Частый гость

Информация

  • Город
    Array
  1. Лучше провести моделирование, и на его основании решить, нужны они или нет
  2. Они в данном документе рекомендуют повторять в своем проекте топологию как в модулях UDIMM. На странице 4-61 начинается довольно подробная табличка с требованиями по выравниванию и топологии. Что касается терминирования, то на шинах данных оно не требуется, а на шинах адреса/управления терминаторы ставятся возле микрухи памяти. Что интересно в модулях DIMM на всех линиях стоят последовательные резисторы (~16 Ом). А в девелопмент борде Альтеры где микрухи распаяны непосредственно на плате резисторов нет. По идее если используется стандарт SSTL они должны быть...
  3. Пока не разобрался с данным явлением. не понятно, кто зависает, ядро или sd-карта. Так же хотелось бы поинтересоваться какая у вас получилась скорость чтения/записи. (у меня порядка 1Мб/c - чтение и 200Кб/с - запись). Хотелось бы по быстрее. Мост wishbone - avalon делали сами?
  4. В общем и целом ядро работает. Единственная проблема, если между посылками команд не вставлять задержки порядка 20 us sd-карточка зависает. В спецификации ничего такого не нашел.
  5. Спасибо) Нашел свою ошибку: ACMD41 нужно было посылать первый раз с нулевым параметром, а уже потом в цикле с указанием в параметре OCR напряжения питания.
  6. Здравствуйте! Всех разработчиков с прошедшими! Прицепил данную корку (http://opencores.org/project,sdcard_mass_storage_controller). Программа зависает на стадии инициализации: зацикливается посылка (CMD55 + ACMD41). Причем ответы на команды есть, но не снимается бит BUSY, т.е. инициализация не проходит. шлются следующие команды: CMD0 CMD8 while(BUSY) { CMD55 ACMD41 } напряжение +3.3 кто-нибудь работал с SD?
  7. Помогите пожалуйста с datasheet-ом на данную микросхему.
  8. Аналогичная проблема. Не могу решить
  9. Добрый день! Не подскажите, как сделать видимыми значения регистров и вложенных модулей при моделировании. Сейчас приходится выводить наружу тестовые порты.
  10. Зачем нужны компоненты OPB? Xilinx решили упразднить эту шину.
  11. Единственное что могу по советовать Вам, все-таки купить плату и опробовать САМИМ. А вообще подход в Вашей конторе странный, обычно в т.з. конкретные требования указывают в зависимости от того, что должен девайс уметь, а не от того, что умеет какая-то корка ))
  12. За доступ к исходному коду данной корки надо выложить не малую сумму. Интересно узнать требования к вашему проекту(что будет рисовать, какое и сколько ОЗУ), тогда можно будет говорить о целесообразности применения.
  13. 1) Задача не из простых. Качественный растеризатор даже на языке СИ написать не так то просто. Судя по вашим вопросам Вам бы не мешало пройти хороший курс лекций по компьютерной графике. Только когда будет ясное и четкое понимание алгоритма, Вам станет ясно как он реализуется в железе. Правда найти такой курс не просто. Только освоив большое количество трудов разного направления вырисовывается целостная картина. Начните со спецификации OpenGL. И потом совсем не ясна постановка вопроса, нужно что-то специализированное или универсальный растеризатор? 2)Даже если Вы что-то реализуете, это точно не сможет конкурировать с видюхой даже десятилетней давности, ибо буржуи вбухали не мало денег и мозгов в их разработку. Поэтому вопрос, где Вы это сумеете применить? Ведь Ваша разработка на ПЛИС будет не только хуже но и дороже. 3)Давно занимаюсь обработкой видео. Мной написан неплохой 2D растеризатор, да и в комп. графике я хорошо разбираюсь(хобби :-) ). Я бы мог помочь Вам, очень интересная задача. Напишите мне в личку Вашу аську.
  14. 1)сколько частот используется для синхронизации проекта и их значения? Два тактовых сигнала заходят в ПЛИС: 50Mhz и 65Mhz. 50 идет на вход EDK-ой системы, где данный сигнал с помощью DCM(который мне вставил сам визард) умножается на 2 и на 4. (100 Mhz на шину PLB, а 200 на CPU). 65Mhz используется в модуле(там задействован еще один DCM), который вне EDK. Но эта же частота является входом в модуль на шине PLB. На этой частоте принимаются данные. С PLB синхронизация выполнена с помощью FIFO. 2)сколько DСM и синхронизируется ли их запуск? И того - DCM в EDK и еще один вне EDK. Запуск никак не синхронизируется. 3) сколько модулей на шине и сколько из них с своим интерфейсом? на шине 11 модулей. из них 3 - custom. 4) сколько модулей с возможностью их чтения и не используются ли при этом BUFT? все с возможностью чтения. BUFT в моих модулях нет, а вот в Xilinx-их скорее всего есть. 5) есть ли модули с выработкой сигналов прерывания и сколько? есть. не думаю, что проблема в этом. проблемы с зависаниями по причине прерываний я успешно не решил, ( до CPU то ведь при этом можно достучаться с отладчиком) 6) используется ли DMA? нет 7) память внешняя или BRAM, если внешняя какого типа? Внешняя DDR 256Mbit, и внутренняя BRAM 64k 8)используется ли FPU и CACHE? Используются 9)есть ли констрейнты на все тактовые сигналы или только на один и при этом на входной? только на входной. Наверное, вот здесь нужно что-то доработать. Как получилось что системный клок не глобальный и нельзя использовать отладчик? это ошибка. отладчик использовать можно, без него никак, проблема в том, что после перекомпиляции часто невозможно подключиться с CPU. Такой проект как мне кажется лучше похоронить иначе или рак мозга будет или станеш супер специалистом. Похоронить никак нельзя, остается только последний вариант! :-)
  15. Асинхра есть, но ее я протактировал через триггер.