Перейти к содержанию

eleks

Участник
  • Публикаций

    91
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о eleks

  • Звание
    Частый гость

Информация

  • Город
    Odessa
  1. Задавайте ток в виде комплексного числа (алгебраическая форма).
  2. Вопросы по CST

    Не пинайте сильно, если мой вопрос не в тему. Меня интересует пакет CST EM STUDIO с точки зрения его применимости для моделирования импульсных трансформаторов, работающих на частоте до 100 кГц. Интересует возможность моделирования различных высокочастотных эффектов в обмотках, в том числе для несинусоидальных периодических токов. Таких как эффект близости и скин-эффект. Распределение магнитных полей. Влияние на это распределение различных ферромагнитных и не ферромагнитных экранов...
  3. Вопросы начинающих 2017 г.

    Цитата(KARLSON @ Jun 16 2017, 15:45) Так поставьте прямоугольный пад на слое SMD. Далее его утыкайте via. Проблема решается. Вместо одного из переходный отверстий делаю отверстия прямоугольного пада, который одновременно является SMD. Этим снимается проблема ложных сообщений при проверке правил проектирования. Спросил на всякий случай. Может кто-то нашел более универсальное решение.... Цитата(TOREX @ Jun 16 2017, 15:57) В принципе да, но такой вариант надо согласовывать с теми, кто будет монтировать. Есть вероятность, что припой будет утекать на другую сторону платы. Мы в таких случаях прошивали по периметру корпуса переходными отверстиями, но за его пределами и уходили на другие слои платы и там делали полигоны. Если vias диаметром менее или равно 0.3мм, то припой удерживается в них за счёт капиллярного эффекта.
  4. Вопросы начинающих 2017 г.

    Цитата(TOREX @ Jun 16 2017, 14:23) В свойствах pad надо указать слой для pad. У Вас видимо стоит Multi-Layer. Да, Multi-Layer. Мне нужна такая площадка, утыканная via, для размещения на ней охлаждения мощного полупроводника. Так что, никакого решения для такого случая нет? По идее мне хватило бы Top и Bottom. Может быть как-то из полигонов можно сшить контактную площадку?
  5. Вопросы начинающих 2017 г.

    Народ, подскажите как правильно создать SMD pad? Если делаю из обычного пада, обнулив диаметр отверстия, то подом, при проверке правил, выскакивает сообщения о этих нулевых отверстиях.
  6. KiCAD для начинающих

    Решил для домашних дел освоить KiCAD Почти всё хорошо, но не могу разобраться с некоторыми моментами. Прошу помощи знатоков. 1. При генерации БОМ-а из eeschema все компоненты выводятся в виде списка, но не группируются. Т.е. аналогичные компоненты не собираются в одной строке, как обычно происходит в других программах. Есть какое-то решение данной проблемы? 2. По умолчанию библиотечные компоненты имеют минимум заполненных полей и поэтому в БОМ выводится скудная информация. А мне хотелось бы там видеть, например, Part Number производителя, название производителя (для двух-трёх вариантов), стоимость... и т.п. Иначе польза от такого пустого БОМ-а практически нулевая. Казалось бы проблема решается введением требуемых полей (Fields) в свойствах компонента. Однако, и тут незадача. Даже с отключенной видимостью, все эти поля (хоть и серым цветом) отображаться на схеме. Можно как-то сделать, чтобы при отключенной видимости поля однозначно не отображались?
  7. Вопросы начинающих 2015г

    Цитата(Владимир @ Apr 6 2016, 17:01) 250 вольт, это не высоковольтные приложения Там свои материалы Рекомендация дана для "Фольгированный гетинакс (ГФ)" и "Фольгированный стеклотекстолит (СФ)" Возможно безликие ГФ и СФ в самом деле не стоит использовать при напряжении более 250В (ГФ вообще не стоит использовать). В данном случае речь идёт об обыкновенном FR-4. Для примера крайний случай - дейташит на фольгированный алюминий, где в качестве основной изоляции используется стеклотекстолит FR-4 толщиной 0.1мм. Согласно Вашей трактовки таблички из IPC-2221 этот текстолит нельзя использовать при напряжении более 100В. Metal Core PCB Сетевой PFC мощностью 1000Вт выполненный на Metal Core PCB
  8. Вопросы начинающих 2015г

    Цитата(Владимир @ Apr 6 2016, 16:12) Поверьте каждая запись связан с обугливанием плат при свободной трактовке положений Даже так. Видимо за последние 30 лет технология производства ПП не стояла на месте. Однако сейчас многослойные ПП очень активно используются в высоковольтных приложениях. Если не приходилось работать с подобными изделиями, то надеюсь хоть обмотки планарных трансформаторов на основе многослойных ПП на глаза попадались? Возможно что-то слышали о фольгированном алюминии?
  9. Вопросы начинающих 2015г

    Цитата(Владимир @ Apr 6 2016, 15:19) А между слоями зазор будете соблюдать Не стоит путать электрическую прочность платы во внутреннем слое с межслойной электрической прочностью. Последний параметр для текстолита FR-4 составляет 50кВ/мм. Что касается приведённой таблички из IPC-2221, то там явная нестыковка. Согласно таблицы, при напряжении 500В во внутреннем слое достаточно зазора 0.25мм, а при повышении напряжения всего на 1В, согласно формулы, зазор необходимо увеличить до 1.2525мм! Странновато как-то. Однако Hypericum так торопился нахамить, что даже не обратил внимание на эту странность. Или просто не обладает способностью к аналитическому мышлению. У меня, к сожалению нет последней версии документа IPC-2221, однако производители приводят следующую табличку, ссылаясь на этот стандарт. Согласно этой табличке, зазор для внутренних слоёв, при напряжении более 500В считается по формуле 0.25+((V-500)*0.0025) мм. Чтобы не мучатся расчётами в столбик, можно воспользоваться простым калькулятором от компании SATURN PCB Design.
  10. Вопросы начинающих 2015г

    Цитата(Hypericum @ Apr 6 2016, 13:50) 1. (И главное) Поинтересуйтесь в ОСТ-ах, ГОСТ-ах, стандартах IPC, допустимы ли в Вашей плате цепи +500V на внутренних слоях. И какие видятся проблемы на внутренних слоях при напряжении +500В и зазорах 1мм? Цитата(eleks @ Apr 6 2016, 13:24) ... зазоры между цепями 'SC' и '0' уменьшились. Однако одновременно на верхнем слое вдруг позеленели компоненты, подключенные к цепям, перечисленным в предыдущем правиле (для зазора 1 мм). Причина, что между контактами компонентов менее 1 мм. Причина не понятна. До момента создания второго правила всё было нормально, а теперь не нормально. В чём проблема? Что не так делаю? Стёр и вновь ввёл правила и проблема исчезла. Видимо какой-то глюк Altium.
  11. Вопросы начинающих 2015г

    Народ, помогите разобраться с зазорами на внутренних слоях. Для ряда высоковольтных цепей нужно выставить зазор 1 мм. Создаю правило, где в качестве первого объекта перечисляю цепи: (InNet('SC') or InNet('0') or InNet('+500V') or InNet('NetC47_2') or InNet('A') or InNet('B') or InNet('NetD6_1') or InNet('NetD7_1') or InNet('NetD11_1') or InNet('NetD26_2')..... В качестве второго указываю IsRegion Всё работает. Теперь для некоторых из перечисленных цепей хочу создать персональные зазоры, меньшие по размеру. Для этого создаю правило с более высоким приоритетом, где в в качестве первого объекта перечисляю требуемые цепи: (InNet('SC') or InNet('0')) В качестве второго опять указываю IsRegion. Смотрю результат - зазоры между цепями 'SC' и '0' уменьшились. Однако одновременно на верхнем слое вдруг позеленели компоненты, подключенные к цепям, перечисленным в предыдущем правиле (для зазора 1 мм). Причина, что между контактами компонентов менее 1 мм. Причина не понятна. До момента создания второго правила всё было нормально, а теперь не нормально. В чём проблема? Что не так делаю?
  12. SPICE симулятор Altium

    Пытаюсь использовать SPICE симулятор. Возникают проблемы с тем, что Altium иногда "не видит" некоторые компоненты. Например, рисуем элементарную схему Во время симуляции создается впечатление, что диод D1 в обрыве. Смотрим нетлист, согласно которому диода просто не существует Лезем в модель диода и смотрим Netlist Preview: Здесь диод подключен!? Модель диода находится не на локальном компьютере, а на сервере. Но в окошке Model File мы видим модель. Т.е., симулятору модель доступна. Заходу в символ, выбираю Full Path и указываю путь к такой же библиотеке расположенной, на компьютере. Теперь диод подключился. В чём проблема? Или модели вообще нельзя хранить на сервере?
  13. Цитата(Plain @ Sep 18 2014, 01:21) Такой уж ценный "поставщик", что его ещё и персональным ОТК собираетесь спонсировать? Серьёзно, рискните, наконец, хоть раз его заменить — например, никто из списка ниже за десятилетия работы с ними ни разу не прислал барахла: http://octopart.com/parts/search?q=VS-30EPH06PBF Может быть вы их сами повреждаете. Например, при загибке ножек
  14. Цитата(Master of Nature @ Jul 17 2014, 09:36) сделайте скрин всех правил зазора а ещё лучше - дайте сам проект посмотреть. Вот список класса проблемных цепей. После того, как убрал цепь "3" из списка "Power_LV" всё нормализовалось. Однако, почему тогда эта проблемы не всплыла сразу? Как сделать так, чтобы зазор устанавливался только для цепей внутри класса, если они находятся на определённом слое?
  15. Правила для зазоров

    Задача, для определённых цепей установить определённые зазоры в верхнем и нижнем слое. Для этого: - Объединяю цепи в класс Power_HV и Power_LV - Создаю правила Всё как будто бы срабатывает. Работаю с проектом целый день, ни каких проблем не возникает. Закрываю проект, иду домой отдыхать. Прихожу на следующий день. Открываю проект и начинаю расставлять десигнаторы. Вдруг замечаю зелёнку, которая расползается по мере расстановки десигнаторов. Пишет Типа, проблемы с зазором между дорожками и площадками на верхнем слое для цепей, которые не имею отношения к указанным в правилах классам. Вернее одна из цепей "+80B_out" везде упоминается, но в данном месте она находится во внутреннем слое! Подскажите, что не так...