Jump to content

    

opyvovar

Участник
  • Content Count

    34
  • Joined

  • Last visited

Community Reputation

0 Обычный

About opyvovar

  • Rank
    Участник
  • Birthday 05/24/1967

Контакты

  • Сайт
    Array
  • ICQ
    Array
  1. Ищу документацию по древним линиям задержки типа ЛЗТ-4,0-1200 и другим. Прямой поиск ничего не дал. Может кто то посоветует книжку или даташит по сему артефакту?
  2. Большое спасибо за информацию. Да, навернутый там апнот, сразу так не разобрался, нужно посидеть немного, чего то уж очень сложно получается, хотелось бы что то попроще... И как результаты заряд-разряд? Статистику случайно не набирали?
  3. Хочу сделать универсальное зарядное устройство, которое по емкости аккумулятора и требуемому времени заряда будет устанавливать ток и заряжать аккумулятор (ААА,АА емкостью 0,6...3А*ч). Управление планируется на PIC-контроллере, который в ключевом режиме будет коммутировать на аккумулятор источник фиксированного тока в пределах 100-300мА. 1.Подобный режим заряда имеет право на жизнь по сравнению с непрерывным током заряда? 2.С точки зрения химии процессов , это не уменьшит количество циклов заряд-разряд? 3.Какой режим управления нужно применять, широтно-импульсный, частотно-импульсный или псевдослучайный с заданным средним значением тока, а может быть эмулировать экспоненциальный закон? 4.Какую частоту коммутации (среднюю частоту) следует выбрать? Пределы частоты коммутации? 5.Как организовать простую индикацию тока заряда?
  4. И действительно, углубившись в вопросы согласования, совсем забыли о физике передачи сигналов.... Спасибо, что опустили на землю... А все-таки интересно, может ли LVDS, в принципе работать без терминации? Ну и что , что там источник тока запитывает мостовую схему, но у выходных же транзитсторов есть сопротивление канала, на котором будет падать напряжение и оно может фиксироваться на близкорасположенном приемнике. Да и у приемника есть ненулевое входное сопротивление... Сам не пробовал. Нет возможностей. Интересно узнать мнение того, кто с этим реально поковырялся...
  5. Странно так говорить, как это не почувствовал разницы? Сериальный терминатор на выходе передатчика вкупе с паралельным на выходе приемника снижает уровень сигнала (максимум вдвое). Там же образуется элементарный делитель! По идее должна дальность связи на длинных линиях упасть. Но я бы, в случае запаса по динамическому диапазону, его все-равно бы поставил. Он погасит излишние обратные отражения в случае наличия значительных девиаций волнового сопротивления линии по длине...
  6. Терминирующего сопротивления на таких коротких расстояниях можно и не ставить, если предварительно просимулировать схему. Однако, общее мнение сходится к тому, что терминатор должен быть во всех случаях. Это нужно для резкого уменьшения суммарных электромагнитных излучений. Так что терминатор в 100 ом необходим, а еще лучше использовать внутричиповое терминирование.
  7. Спасибо за участие и полезные ссылочки. Да уж наскачивался уже, разобрался с описанием Ибис, только иногда на сайтах производитетя Ибисы настолько недоделанные, ЧТО аж брать их не хочется...Такое впечатление, что их спецрально так делают, ни пороговых уровней, ни значений нагрузок, немонотонность характеристики и даже дифференциальные выводы не описаны, как дифференциальные... Тот самый Техас такое фуфло и тычет, а в саппорте, говорит, что у нас все нормально, пошли вы в баню.... Я вообще то и хочу параметры буферов найти, чтобы быстро заменять подобные Ибисы и неизвестные выходы. А то, у некоторых фирм допросишся Ибис...ЩАС...
  8. Да разводка высокочастотных цепей - дело тонкое. Обычно производитель для своих чипов задает все необходимое для разводчика, но это так , результаты собственных исследований фирмы, все они основаны на расчете электромагнитных полей, о чем часто забывают. Так что поле нужно исследовать, и протекающие токи во всех проводниках, в том числе и питания , и земли. Что касается дифференциальных диф пар, то еще очень много зависит от производителя. В подавляющем большинстве диф. пар используется слабая электромагнитная связь между проводниками диф. пары именно из за того, что она менее критична к технологическим допускам по всем трем направлениям в топологии платы , а также дает возможности локального несоблюдения расстояния между проводниками при трассировке. Однако, такую пару нужно рассматривать как два , практически несвязанных проводника с вытекающими отсюда последствиями, а именно: 1. Необходимо обеспечить неразрывность связи в зоне пролегания такой пары в слоях земли и питания, так как разрыв возвратных токов каждого проводника может привести к катастрофическим последствиям, в конечном счете это приводит к необходимости увеличения числа слоев. 2. Несколько снижается защита от электромагнитных наводок и сторонних излучений. 3. Такая структура пары занимает больше места на плате, что для плотных есть достаточно важно. 4. Для таких пар усиливается влияние неоднородностей диэлектрика и проводника. 5. Более трудно уменьшить влияние эффекта близости и скин эффекта за счет "шершавости" самого проводника. 6. Вхолостую используется больше меди и изолятора. Но , все таки , главное сделать работающую плату, так что если у вас ненадежный проивзводитель, то лучше использовать именно такую структуру, кроме того, такую структуру можно прокладывать и по внешней поверхности платы. Кстати, по внешней поверхности рекомендуется тащить цепи синхронизации , для которых очень критична длина и разбаланс диференциальной линии (любой вход во внутренний слой это переходное отверстие и резкое возрастание неоднородности диэлектрика). Цепи с сильной связью, такие как стриплайн со связью по широкой стороне проводника имеют значительные преимущества именно потому, что возвратные токи текут по спаренному проводнику и практически не распространяются по шинам земли и питания. Т.е. можно усложнить проводящую структуру экранных слоев, а также уплотнить разводку, причем достаточно сильно. Однако такая слоевая структура требует слишком точного производства и соответсвенно дороже в изготовлении. Короче, палка о двух концах.... Расстояние до заливки вокруг дифпары, оценивается как приблизительно тройная ширина проводника, это что бы он сильно не влиял на сопротивление дифпар. Кстати, с точки зрения электромагнитной совместимости сближать диф пары со связью по узкой стороне проводника ближе чем 0,5мм не имеет смысла....
  9. Лично я пробовал выходить из такого положения несколькими путями. 1. Если моделируется бекплейн, то можно на выводы разъема зацепить ИБИС модели приемников или передатчиков. 2. Если моделируестя сквозное прохождение через бекплейн, тогда нужно цеплять спайс модель разъема (лучше продвинутую спайс модель) и моделировать в мультиплатном режиме. В случае отсутствия ответной платы, можно сделать маленькую предполагаемую тест плату, ее можно синтезировать из лайнсима. 3. Пробовал также на разъемы цеплять и ЕВД модели , но это достаточно сложно и очень тормознуто работает. 4. Еще пробовал синтезировать ибис файл для конкретного разъема и заруливать туда модели других ибисов, части микросхем, которые установлены на плате. Наверное можно еще что то придумать....
  10. Большое спасибо за ответ и предоставленную информацию, я уж думал не найдется единомышленников. Работаю в HyperLynx, составил тут небольшой FAQ. Могу слить, если нужно.
  11. В стандарте M-LVDS для передачи данных используетс два типа дифференциальных приемников, со сдвинутыми относительно друг друга логическими уровнями. Немогу понять, из каких соображений так сделано и что это, в конечном итоге , дает? Может кто ссылочку наст на разъяснение или в двух словах сформулирует?
  12. Поделитесь, плис, русскими ссылочками о современных выходных и входных буферах интегральных схем, интересуют также и паразитные параметры...
  13. Что то я не понял как ODT юзать в DDR2, там они как то хитро коммутируются , не может ли кто-то в двух словах прояснить вопрос? Или хотя бы ссылочку залить, желательно на русском?
  14. Здравствуйте коллеги! Я так понимаю эта тема непопулярна...жаль, может тогда по такому вопросу кто мне что скажет? Сейчас разбираюсь с тонкостями описания и применения IBIS моделей. И вот в этом аспекте возник вопрос... В IBISe есть описание глобальных паразитных параметров: R,L,Cpkg (я так понял внешних выводов корпуса), а также R_pin, C_pin & L_pin которые для сложных корпусов отменяют R,L,Cpkg и вводят свои значения для отдельных выводов. Однако есть еще и параметры RLC-матрицы взаимных связей([Define Package Model] - [Model Data] ) , которые вводятся тоже для некоторых выводов и их соединений внутри кристалла. Отсюда возникает ряд вопросов: 1. Описывают ли матрицы R,L,C только внутринние связи кристалл - вывод корпуса или туда уже введена информация о R,L,Cpkg или R_pin, C_pin & L_pin? 2. Как используется эта информация программами иммитационного моделирования?(предполагаю для анализа перекрестных связей в пакетном режиме) 3.Как в таком случае быть с соединениями (или выводами) для которых не заданы значения в матрице RLC? (предпрлагаю что они несущественны и в отдельном матричном описании не нуждаются..) Мне кажется не только мне это интересно узнать. Заранее благодарен за коментарии...
  15. Ну точно, зацепиться PLL по одному фронту и все... он тебе все и свинтит, токо PLL-ку подобрать нужно.. А воротить что -то на аналоговом компараторе грустно...