hobgoblin

Доброго времени суток. Не уверен, что это нужный раздел для моего вопроса, но ничего более подходящего на форуме не нашёл. Подскажите, пожалуйста, может кто-то уже сталкивался с подобной проблемой. Наша компания планирует ввезти радиоэкранирующую камеру из Китая. Понадобится ли при ввозе какое-либо особое разрешение от госструктур, поскольку оборудование попадает в категорию РЭА.

12 Бит - разумный компромисс между быстродействием, динамическим диапазоном и стоимостью. Больше 12 бит - либо быстродействующие, но слишком дорогие, либо дешевые, но медленные. 24-битные - это уже сигма-дельта АЦП, которые имеют узкую полосу пропускания, и в промышленных масштабах делаются практически исключительно низкочастотными (попадалась мне на глаза документация на одну готовую микросхему полосового сигма-дельта АЦП от Analog Devices - но это исключение из практики) Вообще-то 12 бит дают динамический диапазон АЦП порядка 70 дБ (примерно 6 дБ на разряд). Правда реальное количество значащих бит в АЦП (ENOB) меньше его полной разрядности, а параметр SINAD рассчитывается исходя из ENOB. Про взаимосвязь разрядности и других параметров АЦП можно почитать здесь: http://www.analog.com/static/imported-file...ials/MT-003.pdf Не спец, но насколько помню из институтского курса - шум и нелинейные искажения приемника.

Я не очень подробно смотрел документацию, но если я правильно все понял, то внешний источник на входе Control amp in имеет смысл использовать, только если не хватает точности внутреннего. Так что если вас погрешность внутреннего опорного напряжения устраивает, то да

Судя по описанию, нет. В ссылке 6 под таблицей спецификаций на стр. 3 даташита дана формула, по которой определяется номинальный ток полной шкалы. Номинальное значение тока 20 мА, указанное в таблице, соответствует Rset = 1.96 кОм и использованию внутреннего управляющего усилителя. Посмотрите подробнее таблицу, а также пункт References даташита

Находится нормально и через гугл, и через поиск на сайте. Проц конечно морально устарел, но выпускаться будет наверное еще какое-то время - лучше всегго запросить информацию через техподдержку или у дистрибьюторов. Прямой замены нет, процы новых поколений семейства SHARC имеют значительно более продвинутые возможности. Правда ассемблер один, что для новых, что для старых поколений, но закладываться в новом проекте стоит на новые.

5 - порядок, 0.05 - нормированная к половине частоты дискретизации частота среза. Почитайте документацию на Signal Processing Toolbox. Там про все подробно написано.

Вот простейший пример для ФНЧ Баттерворта, для остальных аналогично. [b,a]=butter(5,0.05); x=(cos(2*pi*0.02*(1:200))+cos(2*pi*0.1*(1:200))); y=filter(b,a,x); plot(1:200,x,1:200,y)

CIC потому что характеристики будут лучше, чем при простом усреднении по N отсчетам, но при этом тоже довольно легко реализовать в железе. По выходу CIC можно поставить КИХ фильтр, который будет работать с низкой частотой отсчетов и додавит внеполосные шумы, оставшиеся после CIC. Он же может использоваться для компенсации спада частотной характеристики CIC-фильтра в полосе пропускания.

OP наверное все-таки спрашивал про АЦП/ЦАП не на кристалле, а на отладочнике. На большинстве отладочников Analog Devices (на Texas Instruments скорее всего тоже, я с ними не так хорошо знаком) есть аудиокодеки с частотой дискретизации в районе от 48 до 192 кГц, которые можно использовать для ввода/вывода аналоговых сигналов. Они немного заморочны в настройке, но один раз разобравшись, потом проблем не будет. Если нужна большая частота дискретизации, то можно как вариант взять опять-же какой-нибудь KIT для Blackfin от Analog Devices, плату EZ-Extender, которая подключается к разъемам на обратной стороне KIT-а, и через нее подключить отладочник АЦП или ЦАП (на сайте ADI где-то был перечень плат, совместимых с EZ-Extender). Но я бы так не делал, до тех пор пока не будет хорошего понимания самой работы с процом и требований к поставленной задаче, IMHO.

У Вас размер буфера маленький для такой высокого отношения частоты дискретизации к частоте модулирующего сигнала. Поэтому и спектр узкий получается. Уберите галочку в меню Axes -> Persistence спектроанализатора, и увидите как у вас спектр бегает. Вам принципиально важно моделировать на несущей 1 ГГц? Если нет, то попробуйте промоделировать при меньшей частоте несущей и, соответственно, меньшей частоте дискретизации. Если да, то надо увеличивать размер буфера (хотя вроде у Вас и так максимум выставлен), или еще можно увеличить количество буферов, используемых при усреднении, но это вряд ли сильно поможет.

Зависит от требований к SNDR, неравномерности в полосе, частоты входных и выходных данных и т.д. Обычно используется комбинация CIC и halfband фильтров, но возможно и один CIC сгодится. Так что без проработки математики не прокатит. В обоих случаях, если по быстрому - можно готовые ядра взять. Да и руками написать оба типа фильтров много времени не займет.

Если просто взять сгенерировать сигнал с частотой 40 МГц и подать его на модулятор из XAPP154, ничего хорошего не выйдет, потому что там, если я правильно понял при беглом взгляде, модулятор типа lowpass (нижних частот). Частота среза передаточной характеристики по шумам у lowpass модулятора, даже при максимальной тактовой частоте FPGA, будет ниже 40 МГц и шум на этой частоте уже будет большим - разрешения 8 бит не получится. Чтобы получить полосу 40 МГц при помощи Lowpass сигма-дельта модулятора нужна тактовая частота около 1 ГГц, или больше, и сам модулятор должен быть уже третьего-четвертого порядка. То ли я пост не до конца прочитал, то ли Вы быстро его отредактировали, но я видел в нем только упоминание ядра NCO, а про XAPP154 ничего не заметил. Если что, sorry, к вечеру мозг отказывается нормально соображать.

При использовании ядра NCO ЦАП все равно потребуется. Иначе как цифровой код в аналог переводить. Сделать полосовой сигма-дельта ЦАП можно - надо взять прототип сигма-дельта модулятора нижних частот, заменить все элементы z^-1 на -z^-2 (то есть вместо одного элемента задержки сделать задержку на два такта и отрицание) и запустить его на частоте в 4 раза выше требуемой несущей (это самый простой способ, можно также сделать модулятор с произвольной, и даже, перестраиваемой на лету центральной частоой, но тогда архитектура усложнится). Будет ли такое решение дешевле и эффективнее, чем подключение внешнего ЦАП - большой вопрос, поскольку понадобится внешний полосовой фильтр для устранения внеполосного шума модулятора.

Залил в upload/BOOKS/

BOOKS/ADC&DAC/Delta-Sigma%20Data%20Converters%20(Norsworthy,Schreier,Temes-1997).pdf Я ошибся книги Understanding Delta-Sigma Data Converters там нет, но я имел в виду именно ту книгу, которая указана выше. Если кому нужна Understanding... могу залить куда-нибудь.

В дельта-сигма модуляторе помимо аккумулятора имеетсяеще отрицательная обратная связь (ООС) от квантователя (знак (MSB) результата последнего интегратора). Из-за нее при грамотно построенном модуляторе бесконечно сигнал в интеграторах, даже при высоком порядке модулятора, нарастать не будет. Разрядность аккумулятора обычно выбирается путем моделирования - смотрится максимальный размах сигнала. Я делал в железе только модуляторы высокого порядка - там запас в первом интеграторе берется 4-5 бит, а в каждом последующем интеграторе - обычно на один бит меньше, чем в предыдущем. В закромах есть полезная книга "Understanding Delta-Sigma Data Converters" - в ней есть глава про сигма-дельта ЦАПы. Написано весьма понятно, и есть даже готовый пример ЦАПа пятого порядка. Небольшая поправка - в обратной связи будет +1 или -1, в зависимости от того, положительный или отрицательный результат в интеграторе, а MSB результата будет выдаваться на выход модулятора.

Если у Вас данные идут в формате (1,12,11), а коэффициенты, например, имеют формат (1,16,15), то дробная часть результата будет иметь разрядность 26 бит. Тут надо быть осторожным, поскольку Mega Wizard при определенных настройках выбирает разрядность дробной части коэффициентов автоматически, и, например, если все коэффициенты меньше 0.25, то вместо формата (1,16,15), коэффициенты будут преобразованы в формат (1,16,17). Соответственно изменится и разрядность дробной части в результате. Количество дополнительных разрядов слева определяется порядком фильтра, поскольку на каждой стадии сложения для защиты от переполнения добавляется один дополнительный разряд. В последней версии FIR Compiler II можно задавать количество отбрасываемых разрядов слева и справа из Mega Wizard. Проще всего определить количество разрядов, которые необходимо отбросить слева, подав на фильтр сигнал, который преедставляет собой ступенчатое изменение из -1 в +1, и посмотрев результаты в симуляторе.

С DSP-Builder не работал тыщу лет и у меня он сейчас не установлен, но кое по каким вопросам ответить наверно смогу. Сдается, что аналогично альтеровскому ядру FIR Compiler, вы можете запустить фильтр на большей частоте, и использовать его для обработки нескольких мультиплексированных во времени потоков данных (каналов). Например, если у Вас частота работы FPGA в 10 раз больше частоты следования данных, то Вы можете обработать при помощи одного и того же железа до 10 мультиплексированных во времени потоков. Нет w - общее количество разрядов (в данном случае 18) , f - вес младшего разряда (в данном случае 2^-19) Вы понимаете абсолютно правильно. Все частоты фильтра (в случае функции fir1 - частота среза) задаются через нормированные (к Найквисту) единицы от 0 до 1.

Несколько запоздало, но может кому-нибудь будет полезно, - в версии 10.0 формат файла коэффициентов для одного канала отличается от последующих версий. В этой версии коэффициенты записываются в отдельных строках, а впоследующих версиях - в одну строку. Видимо, вызвано тем, что до версии 10.1 ядро не поддерживало загрузку нескольких банков коэффициентов. Проблема с созданием bsf есть и описана для версии 10.0, но не в юзер гайде, а в эррате - http://www.altera.com/literature/rn/rn_ip.pdf, хотя там написано, что в 10.1 уже починили.

Если тяжелый с точки зрения освоения с нуля и большого количества лишних функций, то наверное да. Да и только BGA корпус, увы. А так как раз два канала АЦП и два канала ЦАП по 24 бита.

С точки зрения вычислений подойдет много чего. Если нужен интегрированный ЦАП и АЦП 16-бит , то из DSP на вскидку могу вспомнить только семейство ADSP-BF52xC с интегрированным аудиокодеком, хотя мне кажется, проще прицепить внешний АЦП и сделать на микроконтроллере.

Попробуйте найти книгу Fredric J Harris ""Multirate Signal Processing for Communication Systems". Там есть глава посвященная рекурсивным multirate фильтрам, и в том числе и half-band, правда я сам эту главу не читал и не могу сказать, насколько она может быть полезна.

какой эффект? Если связь ширины спектра импульсной последовательности с длительностью импульса - то в учебниках по дисциплинам "Радиотехнические цепи и сигналы" или "Теоретические основы электротехники". А "spectrum spreading" - практически в любой книге по цифровой связи - например, Скляр "Цифровая связь. Теоретические основы и практическое применение" или Прокис "Цифровая связь", а также есть ряд книг, которые посвящены исключительно этому вопросу - из отечественных авторов можно погуглить по фамилиям Ипатов, Варакин.

Я когда ваш пост читал, упустил, что вопрос был про кодирование. Смыслов от "spectrum spreading" много, например повышение устойчивости к сосредоточенным помехам или кодовое разделение абонентов в системе связи. Есть еще ряд достоинств. Но к вашему вопросу это отношения не имеет. А так, как уже вам сказали выше, при увеличении частоты следования импульсов (но это не есть повышение частоты сигнала) ширина полосы расширится. Ширина полосы спектра у последовательности прямоугольных импульсов связана со скоростью их следования обратной зависимостью.

Если бы цитата не была выдрана из контекста, то было бы понятнее. Повышение частоты сигнала и то, что написано в скобках - разные вещи. Повшение частоты сигнала - это простой перенос спектра, при котором ширина спектра не меняется. А здесь "чувак", возможно, имел в виду "spectrum spreading" - когда информационный сигнал, имеющий сравнительно низкий битрейт, множится на расширяющую спектр последовательность битов, имеющий высокий битрейт (или в англотерминах chip rate).