Перейти к содержанию

plis

Участник
  • Публикаций

    66
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о plis

  • Звание
    Участник
  1. Цитата(yes @ Oct 19 2017, 17:41) симплифай генерит ограничения для дизайнера из sdc, с учетом переименований но если дизайн просто синхронный, то проще самому поддерживать два файла Это я понял, но на практике в сгенерированный файл попала только частота, всех остальных ограничений нет, при этом не нашел ошибок и варнингов, что что-то не так, вот и хочу найти пример как с этим работать
  2. Цитата(yes @ Oct 18 2017, 17:16) рекомендую путь симплифай->дизайнер, зачем нужно либеро - вообще непонятно Мне этот путь тоже нравится, но как разделить ограничения для симплифай и дизайнер, после симплифай имена цепей меняются, как с этим работать?
  3. Цитата(iosifk @ Oct 18 2017, 16:45) Не должно быть "гонок" при синхронном проектировании. Все должно делаться только по клокам... Либо Вы перемудрили с комбинационной логикой и ее надо убрать... Возможно, но сейчас меня больше интересует, как правильно написать временные ограничения для Либеро
  4. Цитата(iosifk @ Oct 11 2017, 22:36) Обычно 2 причины. входной сигнал для автомата - асинхронный в автомате нет состояния "по умолчанию"... Если есть возможность, то сделайте в каждом состоянии автомата запись в регистр. и потом этот регистр пересылайте на хост... Или даже регистр автомата можно проверить на изменения за скажем 1 сек, и в случае отсутствия - пересылать на хост или хотя бы по SPI на какой-нибудь разъем. Ну или сделать "сторожевой таймер для автомата". Тогда увидите, в каком состоянии завис автомат.. Где и как зависает автомат я увидел, спасибо, это проблема с гонками, сейчас пытаюсь написать временные ограничения, но не могу найти русского описания как это сделать в libero soc, нашел для alter'ы, Либеро не все пропускает, говорит что некоторые команды составлены не правильно, при чем насколько я понял, они не нравится компилятору, а синтез нормально подходит, ни кто случайно не находил мануал как это сделать в Либеро, с пошаговой инструкцией для несведущих?
  5. Доброго времени суток. Возникла необходимость переехать с одной ПЛИС на другую, a3p600, опыта работы с libero soc нет, собрал проект, прописал ножки, запускаю, вижу что цифровой автомат перестает работать, по контрольным точкам вижу, что обработка данных остановилась, причем каждый раз, на разном байте данных, пришел к выводу что цифровой автомат уходит в неизвестное состояние. Ни кто не сталкивался с похожими аномалиями?
  6. Цитата(des00 @ Jun 25 2015, 17:39) В еррате же было решение. Альтера предлагала использовать большее количество блоков памяти меньшей разрядности, для этого нужно взять ква, который закрывает проблему конкретной ревизии конкретного чипа (а вот как искать этот конкретный ква, нужно вернуться в 2010 год). Ну и как самодельный вариант прикрутить того же хэмминга например, правда на это потребуется ресурс. В простейшем случае кода (7,4) расход памяти увеличится в 2 раза, зато кодер и декодер примитивнейшие. Работы на полчаса. Вот я и ищу какойнибудь пример Хэминга, только у меня 16 разрядная шина данных.
  7. Цитата(des00 @ Jun 24 2015, 17:42) Для начала ИМХО стоило бы определить как в 2015 году вы купили чипы ревизии 2010 года (см. документ). А кто вам сказал что их в 2015 году купили, и мне кажется вопрос был не в том как работают совковые предприятия, а как решить уже сложившуюся ситуацию.
  8. Цитата(krux @ Jun 23 2015, 10:12) есть такая вероятность. https://www.altera.com/en_US/pdfs/literatur...s/es_cyciii.pdf Спасибо, вот это похоже наш случай. А как можно подобное вылечить или хотябы отследить, ни кто не пробовал к блокам М9К контроль бита четности проводить.
  9. Цитата(des00 @ Jun 20 2015, 11:25) Нужны детали. Как вы определили что искажается именно в памяти и само по себе? Это можно сделать только взяв сигнал тап, писать им все что вы пишете в память, потом все что вы читаете из нее. И реально смотреть где появляется ошибка. Потом проверьте следующие моменты: отключаете ли вы сигнал тактовой частоты памяти в асинхронном стыке с процессором и ревизию вашего чипа на errata (были прецеденты с сыклонами младших ревизий). Потому что данные лежат в памяти, пере одическия читая данные из памяти, только читаем, видим искажегние, записи в этот момент не происходит. Частоты в асинхронном стыке нет, просто сам сигнал физически отсутствует. А вот про ревизию можно поподробней
  10. Цитата(Александр77 @ Jun 19 2015, 20:28) А как разрулена ситуация одновременного обращения процессора и автомата к памяти? Может у Вас при переключениях устройств формируются "лишние/ложные" сигналы записи? Это двух портовая память и она позволяет одновременно обращаться, и если бы бвсё таки был конфликт одновременного обращения, к одной и той же ячейке, то искажался бы весь байт, а не один бит
  11. Добрый день! 1) Плис EPC3C40F324C8. 2) Память RAM: 2-PORT 3) QII 10.1 Build 153 SJ Full Version У меня возникла проблема: - Записываем данные в память - Обрабатываем массив данных, считаем на него ECC - Потом автомат записывает данные и ECC сам во внешнюю флешку - В это время записи в память не происходит, но происходить искажение единичного бита в ячейке памяти случано запись в память производится по двум портам, в одном случае внешним процессорм по асинхронной шине, в другом автоматом. Ни кто с подобным не встречался ??
  12. stm32f105 реализую USB-OTG (в режиме only-host) запрос дескриптора к 0-точке осуществляется по одному каналу или надо заводить канал на передачу и канал на приём ?
  13. STM32f105 otg-host

    Я всегда считал что в пример должен быть рабочий код, а не только библиотеки. И мне кажется на простой вопрос должен быть простой ответ, а не попытка набрать постов в форуме.
  14. STM32f105 otg-host

    Вы просто проницательны. Выбирать не приходится, так как там только OTG, я хотел бы найти пример в котором OTG работает в режиме host'а, и именно пример а не пустую ссылку.
  15. STM32f105 otg-host

    Ищу пример с USB host для stm32f105