Перейти к содержанию

    

gosh

Свой
  • Публикаций

    62
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о gosh

  • Звание
    Участник
  • День рождения 21.05.1974

Контакты

  • Сайт
    http://
  • ICQ
    23886167

Информация

  • Город
    Новосибирск

Старые поля

  • skype
    gosh_74
  1. Добрый день. Раньше в своих изделиях применяли датчики тока: NRC03A-10[80]A-5mA-0.1class (сердечник из аморфного железа, высокая линейность и маленькая фазовая погрешность). Сейчас их не купить, или не могу найти поставщиков. Есть аналогичные по характеристикам от немцев (T60404-E4624-X502, T60404-E4626-X502), но дорогие и проблематично купить. Может кто подскажет еще аналоги?
  2. Добрый день! Собственно вопрос в теме. Вдруг у кого есть такой раритет, поделитесь )
  3. Цитата(Jackov @ Feb 19 2018, 18:10) У Циклона 1 и 4 Альтеры (с другими не работал) стоит приоритет по какому-то порту, если не изменяет память, по порту В. А действительно, зачем в этом случае с обоих портов писать.
  4. Спасибо всем откликнувшимся за советы. Буду разносить на такт. А если по одному порту запись по другому чтение и тактовый сигнал на оба порта один, то коллизий не должно возникать?
  5. Привет. Подскажите, что получится при одновременной записи разных значений в двухпортовую память по одинаковому адресу? Тактирование портов одним колоком.
  6. Wrapping burst capabilities

    Доброго времени суток. Сделал платку с AM4378, у которого к интерфейсу GPMC подключена FPGA. Разбираюсь GPMC, никак не могу осознать суть режима "Wrapping burst". Burst - понятно и работает. А wrapping что это и зачем? Поясните на пальцах, или ткните рылом в картинку )
  7. Здесь удачная подборка рекомендаций: http://docs.toradex.com/102492-layout-design-guide.pdf - стр. 19: удаление плейна под большими падами; - стр. 28: переходные отверстия и конденсаторы при переходе дифпары на другой слой. Здесь тоже наглядные рекомендации, на стр. 44 про удаление меди под падами: http://www.nxp.com/files/training_presenta..._PCI_SMGIII.pdf
  8. По разводке есть косяки в дифпарах: - для PCIe требуется выравнивание длин в паре не хуже 5 mil; - дифпара PE_R под чипом проходит над драным полигоном; - несимметричная разводка дифпар. Но это скорее всего не фатально. Конденсаторы С22, С23 в дифпре PE_T стоят 0805. Вообще туда можно ставить не крупнее чем 0402. И под падами надо убирать земляной полигон, иначе будет большая паразитная емкость. Это весьма критично. Попробуйте поставить туда конденсаторы 0402 и площадки урежьте, чтобы стали узкими. Еще очень критичные косяки: - Верхний и нижний слои залиты полигонами, причем не сделан достаточный отступ от дифпар. Полно участков где земляной полигон идет только вдоль одного из проводников пары. - при переходе дифпры на другой слой, рядом необходимо ставить переходные отверстия соединенные с земляными полигонами. Если же на одном слое для дифпары опорный слой питание, на другом земля, необходимо рядом с местом перехода ставить керамические конденсаторы 0,1uF 0402 между полиготом питания и землей. Вообще в полигонах на слоях TOP и BOT в данном случае нужды нет, они только все портят ( Еще, на ламелях слота некрасиво ставить переходные отверстия и перемычки между ними по середине. Возможно, все перечисленное совместными усилиями губит сигнал. Попробуйте заменить конденсаторы, но плату в любом случае надо переразводить. Скинул Вам свою плату, разведено в Альтиуме.
  9. Цитата(Ant_m @ Aug 24 2016, 17:56) Я тестил на win7 64 - пока eeprom не прошьешь в диспетчере ничего не было. Но дело это было года 2 назад... Есть ли на I210 софт для ее оживления? Я в свое время пытался с интелом пообщаться, но они чихать хотели на покупателей мелких партий. Я при помощи Windriver программульку сваял для прошивки, проектик могу скинуть. Там не шибко сложно оказалось. Купил сетевой адаптер на I210, с него передрал образ. Для своих адаптеров MAC адрес и настройки выводов на LED меняю. Скинул свою схемку, Вашу попозжее гляну внимательно. У Вас кварц 12МГц, а там 25 надо. Сопротивление R5 должно быть 4k99 +/-1%, стоит 4k7. Но это скорее имеет отношение к MDI. Контакты разъема PCIe PRSNT# и PRSNT2# должны быть замкнуты на плате, иначе система не видит что в слот что-то воткнуто и не подает на этот слот клок PECLK!!! Попробуйте это исправить, если не поможет будем дальше рыться. Ну и с моей схемкой сравните.
  10. Если система не видит совсем, значит на PCIe не устанавливается линк. EEPROM на это не влияет. Если связь по PCIe работает, то под Win в диспетчере устройств будет виден как Ethernet Controller даже если EEPROM вообще не установлена. У меня EEPROM подключена через SPI, все заработало. Скиньте схемку, посмотрю. Могу свою показать. gosh@ngs.ru Почему этот чип? Он вроде как уже не совсем свежий. Я перешел на WGI210... у него с питанием проще, жрет меньше и стоит дешевле. Еще для 82574 существует некий "пакет смерти", от которого он виснет намертво. Вроде как это устранено на уровне то-ли драйвера то-ли прошивки EEPROM, можете погуглить.
  11. Добрый день! Есть железка на WGI210, интересно поднять на ней синхронизацию времени через PTP. Руководство не верит в успех, поэтому разоряться на покупку сервера времени не желает. Чем такой сервер можно заэмулировать, чтобы сделать первые шаги?
  12. Как раз сейчас с этим АЦП работаю. Все получилось, но как-то много подводных камней поймал, хотя все они между делом описаны в даташите. На что стоит обратить внимание: 1. При вычитывании результатов измерения на DIN необходимо держать "0". Если же там будут какие данные, может словить как команду (DIN should remain low for the entire read operation.), стр. 30; 2. CSn переводить в неактивное состояние с некоторой задержкой: After the serial communication is finished, four or more tCLK cycles must elapse before taking CS high. Стр. 21; 3. Сигнал SCLK переводит DRDYn в неактивное состояние, даже если CSn не активный. Стр. 30. Если есть еще какой-нибудь слейв за этом SPI, будут коллизии; 4. Необходимо соблюсти временные интервалы на исполнение команд и при включении, стр. 27; 5. Бит DAISY_IN регистра CONFIG1 должен быть в "1". По схеме: 1. Надо не забыть корректно учесть задержку в цифровом изоляторе (типовая 32нс, максимум 50нс.) Получается, что на вход SPI данные от АЦП будут запаздывать относительно SCLK на 64...100нс. Соответственно этому должна быть выбрана частота SCLK. 2. Если входные сигналы однополярные, то нормально. Если двуполярый - надо делать среднюю точку (половина питания) и к ней цеплять входы Inxn. У меня работает в режиме RDATAC. Сигнал START так же программный, используются внутренние клок и источник опорного напряжения.
  13. Differential Pair Class

    Спасибо, перестану напрасно мучиться )
  14. Differential Pair Class

    Цитата(Rodavion @ Apr 26 2016, 14:59) поставьте на схему Blanket и с его помощью объедините дифференциальные пары в "Differential Pаir Class" Так и делаю, только не соображу что написать в Parameters, чтобы воспринял как "Differential Pаir Class". Если сделать ClassName, то создается NetClass
  15. Differential Pair Class

    Это сделано, теперь надо разделить дифференциальные пары на разные классы. И сделать именно не "Net Class" а "Differential Pаir Class". В PCB можно создать "Differential Pаir Class" и натаскать в него пары, но это неудобно и хочется получать переносом из схемы.