Перейти к содержанию

Raven

Свой
  • Публикаций

    491
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Raven

  • Звание
    Местный

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Санкт-Петербург

Посетители профиля

4 325 просмотров профиля
  1. Цитата(jcxz @ Mar 28 2018, 12:44) Опять-же - всё это время сигнал CTS никак не шевелится! Так может, hardware flow control (RTS/CTS) нужно еще и специально активировать? А по умолчанию он без него старается вывезти, да не получается.
  2. Раз оба сигнала проходят через один буфер, и разрыв второго сигнала лишь уменьшает вероятность проблемы, то вывод очевиден - проблема в работе этого буфера. А как устроено у вас питание этого буфера? Впечатление такое, что он просто не справляется с двойным потоком переключений, и клоковый канал начинает нарушать временные параметры синросигнала. PLL, однако, это чувствует и жалуется.
  3. А с JTAG'ом-то что? Я бы на нем сосредоточился, тем более, что JTAG-конфигурирование в FPGA имеет приоритет над всеми остальными видами конфигурирования.
  4. 1) Каким софтом пользуетесь? 2) Что дает первичная энумерация JTAG-цепочки? Какие TAP'ы распознает? Дело в том, что IDCODE - это инструкция, примененная по умолчанию после выхода из Test-Logic-Reset, нужно просто перейти в Shift-DR и считать содержимое IDCODE (что и делает процедура первичного опроса цепочки, среди прочего).
  5. Цитата(new123 @ Jan 18 2018, 21:52) У меня была идея, загрузить конфигурационный bsdl файл у альтеры. Поменять там пины местами в настройке и попробовать стартануть в Universal Scan или подобных программах, JTAGProbe например. BSDL-файл - он не конфигурационный, а описательный. Не вздумайте в нем что-то менять - это равнозначно самообману.
  6. Цитата(new123 @ Jan 18 2018, 18:28) Пришла шальная идея, что у меня там в плате сидит NiosII. Пытаюсь проверить теорию. Тогда бы хоть понятно было, чего jtag не отвечал Наличие или отсутствие NIOS'а, равно как и любой другой загруженной конфигурации в FPGA, никак не может влиять на работу JTAG (отладка NIOS в Eclipse, кстати, как раз через JTAG и ведется). Просто что-то другое у вас не так на JTAG-интерфейсе. Начинать надо с проверки контактов и соединений.
  7. Цитата(new123 @ Jan 15 2018, 17:51) например хозяин до меня поменял каким то образом местами TDI и TDO JTAG Нет, это невозможно. Более того, JTAG пины, как правило, выделены только под свою функцию. Лучше расскажите, какой софт опробовали и каковы результаты энумерации вашей JTAG-цепочки. А то ведь могут разные варианты: JTAG-разъем другой МС (не FPGA, а PLD, например), или вам пока не удалось добиться его работоспособности, и т.п.
  8. Цитата(Plain @ Dec 22 2017, 21:00) Бюджет моей схемы по ценам Компэл: ... Итого: 62,03 руб. Погрешность в указанном диапазоне 0,5%. Вообще интеграция идеи Орленка с требованием ТС о коммутации мне понравилась. НО! Номинал 4.7k в эмиттерной цепи, сдается мне, маловат может оказаться. Особенно с точки зрения минимизации температурной зависимости. Тут разнонаправленные зависимости - точность и температурная зависимость. Нужны хотя бы простые аналитические выкладки, чтобы принимать решение. Цитата(@Ark @ Dec 22 2017, 21:08) Raven, Вы не задумывались, как же вообще что-то измеряют, при наличии, практически, везде синфазных 50Гц на парах проводов? Дык, в первую очередь как раз и стараются ее, эту синфазу, убрать из влияния на первичный измеритель (то бишь, измерять разность напряжений). Это если по-человечески подходить. Но можно, конечно, и по-другому: набрать самплов, а потом еще небольшую DSP-обработку прикрутить, для компенсации влияния, временного сдвига, оценок и т.п.. Оно, конечно, можно и так . Вот только зачем наворачивать там, где достаточно нативно это компенсируется аналоговым методом? Микроконтроллеру еще останется, чем позаниматься.
  9. Цитата(Arjun @ Dec 22 2017, 20:34) А "дифференциальное напряжение" можно найти просто выполнив операцию "вычитание" в микроконтроллере Ага, особенно при синфазной 50 Гц синусоиде на парах проводов . Результаты вычитания будут для разных самплов, со всеми вытекающими.
  10. Цитата(Tanya @ Dec 22 2017, 20:25) Как посмотреть... Можно и эмиттерным повторителем назвать..., задающим ток коллектора. IMHO, это ОБ в чистом виде. Эмиттерным повторителем называть никак нельзя, во избежание терминологического хаоса. Цитата(Tanya @ Dec 22 2017, 20:25) Правильнее будет считать это генератором тока, управляемым напряжением. Генератор тока для коллектора - так это и есть одно из свойств каскада ОБ. Если оперировать единицами функциональной схемы - то конечно, можно назвать и генератором тока, управляемым напряжением. Никакого противоречия. А вот вопрос о температурной стабильности пока остается открытым, IMHO. Как и для любого простого транзисторного каскада. Надо заглянуть в классические книжки - что там для улучшения ТКС ОБ предлагали.
  11. Цитата(rasher @ Dec 21 2017, 15:44) ...можно ли так делать и стоит ли менять на 2.5В? Делать так сознательно - плохо. Зачем делать с нарушениями, если можно сделать правильно? Если пока еще есть возможность исправить - подключите Vtarget JTAG'а и Pull-up'ы к первоисточнику Vccpd используемого банка (как я понял, у вас это 2.5В).
  12. А разве не должен компилятор помещать глобальные и static const объекты в .rodata секцию? (которая естественным образом ассоциируется с FLASH)
  13. А почему с самого начала загружаемые программки/тесты/etc не рассматриваются как программы-приложения, рассчитанные на выполнение в среде, создаваемой HOST_PROGRAMM? Зачем вы LOAD_PROGRAMM компилируете со всеми ненужными им стартапными секциями и т.п. ? Т.е., в идеале в составе HOST_PROGRAMM должен быть ELF-Loader, которому из UART подается ELF-файл конкретного теста/программки, он его размещает по памяти согласно его же содержимому, а потом передает управление в указанную точку. По завершении - получает управление обратно.
  14. Цитата(djhall @ Nov 27 2017, 15:09) Вроде всё нормально, но что будет если что-то пойдет не так и мне нужно будет прервать DMA? А DMA функционал типа Abort или Stop не поддерживает?
  15. Цитата(djhall @ Nov 27 2017, 14:35) Как я понял разницу между Flow control и waitrequest: Flow control - не производит чтение или запись если устройство не готово waitrequest - производится, чтение или запись даже если устройство не готово и зависает в режиме ожидания пока устройство не будет готово. При этом занятый Slave нельзя нельзя ни записать ни прочитать другому мастеру, т.к. нельзя прервать транзакцию. Понимание правильное. И поэтому вам нужно изменить драйвер вашего устройства, чтобы не было вот этого: Цитата(djhall @ Nov 27 2017, 14:35) Как только процессор записал последние данные для настройки DMA, DMA тут же пытается считать данные из моего компонента ... Или, например, выделить регистры, с которыми работает DMA, в отдельный slave.