Jump to content

    

Raven

Свой
  • Content Count

    703
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Raven

  • Rank
    Знающий

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

5048 profile views
  1. Может, вы все-таки озвучите, что конкретно и в какой конкретной схеме вам непонятно? Тогда и ответы/помощь будут более определенными.
  2. Статья на Хабре по теме: Коммитите в опенсорсе, работая разработчиком? Разбираемся с правами (привет, nginx)
  3. Уточните для начала, что из SystemVerilog features поддерживается в конкретном Quartus'е. Точно известно, что далеко не все. Особенно из того, что на границе синтезируемого и несинтезируемого подмножеств языка (к чему можно отнести и интерфейсы).
  4. Это подразумевалось. Но большое увеличение времени компиляции мы получим уже от самого факта нераспознавания синтезатором паттернов в коде в качестве BRAM'ов, с последующей возней с толпой регистров. И если переход Vivado 2016 -> 2019 ведет именно к этому, то IMHO, это и есть причина данного неприятного явления для данного конкретного FPGA проекта ТС.
  5. Если вы подаете на банк LVCMOS напряжение, которое меньше сконфигурированного номинала (сконфигурировано на 3.3В, а подается реально 1.8В),- то ничего не сгорит, конечно. Просто не будет работать, как следует (просто недодали напряжения питания). А вот если наоборот (конфигурация =1.8В, а подано 3.3В),- то могут быть неприятные последствия. Хотя именно для CMOS18 вряд ли сгорит. А вот с какими-то более нежными вариантами конфигурации IOB может и повредиться что-то, надо быть более аккуратным.
  6. Так дело-то не в том, что константы, а в том (возможно), что 2016.4 сразу признает фрагменты памяти за таковую (с последующим облегчением жизни), а 2019.1 - уже нет. В такую "эволюцию" Vivado как раз можно поверить. А раскладывание констант по толпе рассеянных регистров - это действительно муторное и долгое занятие, по сравнению с раскладкой всего по нескольким BRAM'ам. Вообще, в части инициализации памяти альтеровцы оказализись куда как гуманнее и клиент-ориентированными, чем хилые.
  7. Прошу прощения, но какая может быть искра при наличии хорошего электрического контакта (сопротивление контакта - 8 мОм макс)? Кстати, а откуда такие допустимые токи на контакт (6 А макс)? Размерами они совпадают со всем известными IDC 0.1", а там вроде как порядка 1 А макс, если не ошибаюсь? Более качественное соединение с мЕньшим сопротивлением контакта?
  8. Так его же можно использовать как готовый DevKit и перепрограммировать по своему вкусу. Получится как раз то, чего вы так жаждете. Разве нет? На рассыпухе, боюсь, не получится - задача явно просит микроконтроллера, хотя бы копеечного (AVR ATTiny мог бы справиться, думаю).
  9. Насчет санкций в отношении Digilent я бы сильно не беспокоился - не тот масштаб и степень критичности продукта. Фактически, это потребительская электроника (почти :)). Этих трогать никто не собирается. Даже гораздо более серьезные FPGA пока продаются, хотя некоторая суматоха и поднималась пару месяцев назад.
  10. А не растолкуете, зачем в целевой проект добавлять epcq_controller2 (если, например, не нужно ничего читать в основном рабочем режиме из EPCQ)? Когда пользуешься ниосовским флэшпрограммером - это понятно (можно воспользоваться целевым проектом в качестве проекта-прошивальщика, которым будет управлять ниос флэшпрограммер). А при использовании jic зачем? Все равно квартус программер будет шить его с помощью загружаемого собственного проекта-прошивальщика. Или я чего-то не понимаю?
  11. Так чему удивляться, если вы отказались провернуть имплементацию (но не синтез) с только что внесенными изменениями (по добавлению вывода сигнала на пин). В этом месте надо было позволить имплементировать заново. И кстати, если вы посмотрите в файл констрейнтов, то скорее всего увидите изменения, внесенные запускавшимся вами скриптом.
  12. Это где ж такие мощности на 1 квартиру допускаются?
  13. Только сопротивление д.б. равным не волновому сопротивлению, а разнице между волновым сопротивлением линии и выходным сопротивлением драйвера этой линии (т.е., дополнять последнее до волнового сопротивления линии).
  14. "А судьи кто?" Почему вы решили, что Extra Putty может сойти за референс, тем более, что вы ее уже ловили на странностях типа передачи размера файла в десятитичном формате? Может, есть более уважаемые реализации (в т.ч., в виде исходников)? Я, например, более доверял бы TeraTerm'у (open source, кстати). Или в Линукс заглянул бы.