Перейти к содержанию

prom

Свой
  • Публикаций

    49
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о prom

  • Звание
    Участник
  1. Посмотрите прилагаемый pdf файл. Может пригодится. На собственном опыте скажу, что autotune далек от совершенства. Еще где-то на http://ni.com я натыкался на грамотную статью о настройке регуляторов (эмпирическом, по отклику и автотматическом)... Только вот с поиском у них большая проблема (заблудиться легко). Если надо, могу выложить на ftp pid control toolset (для него нужен labview). Там полностью открытые исходники pid'а и autotune'a.
  2. Вручную все-таки получилось. Спасибо за помощь. (Кстати - генератор от DLR не подошел. Использовал тот, что на сайте). Счастью теперь нет пердела! С Уважением
  3. Цитата(DLR @ Aug 2 2005, 14:22)Тфу-ты, там прикрепить нельзя!, по обычно почте могу! Я все больше поражаюсь.... Такой софт, такие бабки... ну да ладно Я использовал Ваше лекарство, сгенерил лицензию (привожу ниже по тексту). License Manager меня послал, сказав, что в этом файле нет лицензии. Вот так вот... Что делать вообще ума не приложу --------------------- INCREMENT mentorall_s mgcld 2012.080 02-aug-2012 0 DD50BED2847B780AA80D \ VENDOR_STRING=6694BB0B HOSTID=00112f397a5e ISSUER="Team EFA 2005" \ NOTICE="Licensed to - @ -" ck=4 INCREMENT mgc_s mgcld 2012.080 02-aug-2012 0 CDE0DE522263011687F0 \ VENDOR_STRING=DD5D18C9 HOSTID=00112f397a5e ISSUER="Team EFA 2005" \ NOTICE="Licensed to - @ -" ck=38
  4. Цитата(DLR @ Aug 2 2005, 14:02)Опробовал вашу последовательность с пункта 5 - все работает, хмм... могу кинуть keygen в личку! был бы очень признателен..
  5. Прошу поправить, если не так делаю 1. ставлю mti60ase.exe 2. после установки в license manager указываю путь к лицензии 3. перезапускаю licmanager (он сам просит) 4. потом пишет, что осталось 6209 дней 5. потом запускаю model sim. 6. компилирую проект (проект из примеров counter.v, tcounter.v) 7. запускаю vsim 8. нажимаю правой кнопкой на test_counter и выбираю Add>Add to Waveform 9. Тупим секунды 2 (вроде пытается доп кннопочки отобразить) 10. Auf wiedersehen вот так... может где не так сделал... плиз - ХЕЛП!
  6. Цитата(DLR @ Aug 2 2005, 13:38)Проект один и тот же везде запускал? ага. первый урок tutorial Уже даже страшно - если такое с обычным счетчиком ....
  7. Стотит 6.0 ModelSim залеченый лицензиями с фтп. При команде Add to waveform вылетает секунды через 2 без всякого сообщения об ошибке. Пробовал переустанавливать на 3-х компах - ноль-эффект. Вылетает и все тут. Может кто подскажет, что с этим носорогом делать???
  8. Цитата(belena7 @ Mar 17 2005, 12:04)ya ispol'zuyu serial'niy delitel'(t.e. takt na bit ratio) esli sakjesh' 4to nujno polu4it' mogu pomo4' очень интересно... у меня после 2-х дней мучений получилось делить на ядре ISE (pipelined divider). При этом максимальное к-во тактов на деление получилось 8 (там можно только 1-2-4-8). При этом дивайдер (integer remainder, unsigned ) использует порядка 600 слайсов, что многовато (при 1 такте почти весь спартан 3 скушал ). Вообще читал алгоритмы деления и удивлялся - все сводится к умножению и вычитанию - откуда такие дикие размеры. В моей задаче скорость деления вообще не критична (хоть 1000 тактов) - так что Вашей идеей заинтересован. Поясню что надо: Число (32 бита) делится на переменную (которая храниться в регистре и может меняться). Результат деления необходим до 1-го десятичного знака (кстати будет интересно алгоритм floating point). Как реализовал пока сам: 1. берем число и делим 2. запоминаем quotient 3. remainder умножаем на 10 4. делим рез-т на начальный дивизор 5. quotient2 прибавляем к п.2 получаем таким образом результат деления с точностью до 1 десятой если дальше, то надо повторять до позеленения... При этом плохо, что я не предусмотрел возможность переполнения. Т.е. пусть dividend изначально равен 2^33-1. Тогда максимальный quotient будет = dividend-1. При этом использовать дивайдер 32 на 32 бита глупо. Если я не ошибаюсь на FP процах все реализуется через 8-ми битные делители. Поправьте, коли не так... Короче продолжаем дебаты ))) Всем спс за внимание
  9. Подскажите можно ли программировать это ядро через Wigler, а если нет, то какой отладчик можно использовать подешевле. На IAR прочитал, что это ядро система поддерживает. Подскажите, где взять схему Wiglera Буду очень благодарен.
  10. Доброго времени суток! Сабж возник уже давно, да все как-то стеснялся спросить. Пробовал МодельСим. Не знаю точно почему (причин море - кривой комп, руки и т.п.) он у меня постоянно вылетает (кстати - просто интересно - неужели за такой недоделанный софт берут такие бабки?!). Вылетает при запуске из ISE и даже просто так (по-видимому ему это в кайф). Встроенный симулятор ISE оставляет желать лучшего (я не полный ламер, но настолько интуитивно НЕ понятный интерфейс.......). Теперь сам вопрос - что лучше всего использовать для симуляции проектов... Имея демо-платку спартан3 на работе конешно можно все в нее загнать и проверить (чем до последнего времени и пользовался). Правда при этом (и после прочтения соответствующей лит-ры) постоянно гложет совесть, т.к. порядочный плисовод (-вед) должен еще и симуляцию и тесбенч бацать. Жду Ваших пинков с нетерпением...
  11. Цитата(acex2 @ Mar 3 2005, 19:14)...могу приаттачить соответствующую главу из книги "Computer Arithmetic: Algorithms and Hardware Design"), или, если у вас стандартное представление вещественных чисел, использовать готовую библиотеку, например fpuvhdl c opencores. если не затруднит, приаттачте! спасибо
  12. Возникла необходимость делить одно число на другое. ISE упорно ругается, что числа должны быть степенью 2. Подскажите, гуру, как реализовать (желательно меньшей кровью) деление с получением целой и дробной части (дробной до любого знака)... Пока сижу пыхчу сам Заранее спс
  13. Цитата(cdg @ Feb 17 2005, 17:55)В модуле с выходным пином надо описать output с присвоением 'z' состояния, а на самом верхнем уровне data_hight_level должен быть описан как bidiractional Кодmodule outputpin ... output wire data; .... assign data = (OutEnable) ? DATA : xx'hz; endmodule module inputpin ... input data; ... endmodule module hight_level ... inout data_hight_level; .... outputpin my_component_outputpin( .data(data_hight_level) ); inputpin my_component_inputpin( .data(data_hight_level) ); endmodule Никаких проблем быть не должно. пробовал этот вариант, все равно выводит как output
  14. Такой вопросик возник по ходу работы. Может кто подскажет? Есть бидир пин. Пусть его зовут data. Также есть два модуля (верилог) - в одном есть порт data (output), в другом порт data (input); Можно ли подключить пин data к обоим модулям одним wire'ом??? при таком подключении ISE все компилирует и не матерится. Только вот в Assign Package Pins пин data выводится как output. А надо чтобы он был bidir (inout) Если есть такая возможность, то как ее реализовать на верилоге Если нет, тот как реализовать использование inout пинов в модулях без использования в них (модулях) inout портов??? Заранее спасибо