Jump to content

    

GaLaKtIkUs™

Участник
  • Content Count

    97
  • Joined

  • Last visited

Community Reputation

0 Обычный

About GaLaKtIkUs™

  • Rank
    Частый гость
  • Birthday April 2

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Москва

Recent Profile Visitors

1383 profile views
  1. Спасибо большое! Хотел бы также почитать про нативный Eclipse )
  2. Здравствуйте @vladimirD, Что-то с вложениями не так (из-за обновления форума?). Есть-ли возможность ещё раз выложить? Заранее благодарен )
  3. QUOTE (yoggy @ Jun 12 2013, 09:21) Привет сообществу. Вот-вот оканчиваю университет, тема диплома связана с ПЛИС, и работать хотелось бы по специальности. Интересует, какие тестовые задания дают на собеседованиях, и в общем как это происходит? Например программиста С/C++/Java/PHР/... допрашивают на знание структур, алгоритмов, компонентов, понимание ООП, дают задание написать тестовые приложения …, короче тут все понятно. А что касается «жестянщиков», я не понимаю, что вообще могут спрашивать. Уточню, вопрос не по требованиям к работнику, они то хорошо расписаны на сайтах поиска работы(владение САПРами, работа с альтера,ксилинк, опыт ДСП, Матлаб, …), а именно по тестовым заданиям и собеседованиям. Спросят про опыт и наработки (а я только из универа вышел, «голый» так сказать), посмотрят владение инструментарием. Попросят написать на VHDL/Verilog-е сумматор или мультиплексор? Разве это даст представление об инженере проектировщике? В общем, если кому не жалко поделится своими тестовыми заданиями, которые Вы проходили на собеседовании, или может, даже задаете как работодатель прошу поделиться. Напишите пожалуйста Ваш адрес электронной почты. Вам личные сообщения нельзя отправлять :-(
  4. QUOTE (Gate @ Jun 2 2013, 14:33) А разве у Вас есть доступ к фтп? Возьмите отсюда http://pan.baidu.com/share/link?shareid=88...p;uk=3843015776 У хороших друзей есть доступ Я бы тоже хотел, но я слишком редко тут пишу Спасибо за ссылку ... придётся вспомнить как устанавливать проги от cadence ...
  5. Доброго времени сутки! Кто-нибудь поработал с Cadence vitual system platform для моделирования систем с Zynq7000? Я бы хотел сам посмотреть но на ftp нет его Заранее благодарен
  6. Всем привет! Просто хотел уточнить, что мы применяем TI AM3359. Необходимо запустить и настроить Linux с графикой, а также написать специальнын программы для тестов на предмет ЭМС. Мы также для нового проекта планируем применять Xilinx Zynq 7000. Пишите если не хватает информации. Я только учусь привлекать кадры !!
  7. Доброго времени суток. ООО "НТЦ "Симплематика" (сфера деятельности - заказные разработки в области электронной техники) необходим опытный программист для платформ типа embedded. Мы работаем с SoC на базе ARM Cortex A8/A9. Кандидат должен иметь навыки по программированию bare metal, по насторйке, установке и адаптации ОС (Linux) в т.ч. разработке драйверов, загрузчиков, BSP и т.д. Также необходимо иметь навыки по работе с системами контроля версиями (VNC, git ...). В настоящий момент рассматривается вариант удалённой работы, но при этом необходимо как минимум раз в неделю приезжать в офис для согласования планов работ, запуска ПО на железе и т.д. Уровень оплаты труда обсуждается отдельно с каждым кандидатом в зависимости от квалификации и нагрузки, которую кандидат готов брать на себя. Для связи пишите на: jobseek[sobaka]simplematica[tochka]ru или в личку.
  8. В ISE 14.1 при использовании Xilinx Serie 7 FPGA, bitgen откажется создавать битстрим. Что правильно!
  9. QUOTE (Mad_max @ May 22 2012, 21:18) Доброго времени суток! Через define (для verilog ) или generic (для vhdl) в модуль передаю параметр. В зависимости от этого параметр часть кода создается либо одним способом, либо другим. Каждый из вариантов хотелось бы по своему законстрейнить, то-есть в ucf нужно ввести параметр. Побеждал ли кто такую штуку? Предлагаю Вам для этого полльзоваться TCL для генерации UCF. Изучаете SDF, он будет стандартным в vivado. А из SDF+TCL получится настоящая магия
  10. QUOTE (mSimple @ May 22 2012, 14:45) Что-то порывшись на сайне Xilinx не нашел где Vivado можно скачать... По моему он только на уровне анонса еще. Он включён в дистрибутив ISE
  11. QUOTE (Nikolay_MarkII @ May 14 2012, 13:28) Выйти-то вышел, но обещанной сто лет назад поддержки SystemVerilog опять нет (насколько я понял)! SystemVerilog был обещан и выполнен! Только он не в ISE а в Vivado
  12. Vivado

    QUOTE (syoma @ May 22 2012, 12:08) Мне это и не нравится - я собираюсь остановиться на выбранной плате как минимум на следующих лет 5. И даже через 4-5 лет я собираюсь создавать новые проекты на ней. Поэтому я хочу к тому моменту работать с новым софтом и обновленными корками, а не 5-и летней давности. А какой смысл поддержать софт для старых микросхем если вся идея заключается в том, чтобы продавать разработчикам больше новых? Я просто хочу объяснить, что политика любого вендора технологий заключается в том, чтобы продать последнее что делалось и как можно чаще выходить с новым продуктом!! Далее пользователь этих новых продуктом (мы с вами), тоже стараются выпускать новую продукцию и её продать ... и т.д. На этом всё основано
  13. QUOTE (евгенийкочин @ May 22 2012, 12:23) Спасибо большое за внимание, просто заглушки не переставил на плате как надо, уже разобрался, простите за глупость(( Бывает ))
  14. QUOTE (евгенийкочин @ May 22 2012, 11:40) Проблема в том, что прошивая BPI(SPI) на отладочной плате, программа выполняется, но после выключения питания и обратно включая, программа уже не выполняется, аналогично я делал на плате SP601 и там всё прекрасно работало, в чём может быть дело? Дело в том, что при инициализации цепи ц меня появляется сам кристалл ПЛИС xc6slx45t а также xccace файл к которому я не знаю откуда вытащить... Посмотрите StartupClk в bitgen, он должен быть: CCLK Каким образом Вы генерируете файл для прошивки ПЗУ? Опишите процедуру.
  15. Аналогично. Помогите пожалуйста