Jump to content
    

Zig

Свой
  • Posts

    609
  • Joined

  • Last visited

  • Days Won

    4

Zig last won the day on November 29

Zig had the most liked content!

Reputation

5 Обычный

About Zig

  • Rank
    Знающий
    Знающий

Контакты

  • ICQ
    Array

Recent Profile Visitors

5,563 profile views
  1. Немного уточню. Для фольги 18 мкм после металлизации медь будет 45 мкм. https://rezonit.ru/directory/v-pomoshch-konstruktoru/kontrol-volnovogo-soprotivleniya/tolshchina-medi-dlya-raschetov/ Там же есть проницаемость и толщина паяльной маски для более точных расчётов. Правда Сатурн маску учитывать не умеет. Тут нужен Polar Instruments...
  2. Фактически проблему диагностировал не я, а @HardEgor Он обратил ваше внимание на то, что микросхема должна быть запитана минимум от 11.2 В. Мне стало интересно и я нашел и оба datasheet на которые ссылались вы и он. Заметил, что у них разные серии IR и IRS. При этом очень удивится, что Marking код у них совпадает (сверху).
  3. Наверно имелась в виду это: https://www.infineon.com/dgdl/Infineon-IRS44273L-DS-v01_00-EN.pdf?fileId=5546d46269e1c019016a4e9c18ca0cff Но это более древняя версия (2015 год) ЗЫ А Вы цитируете: https://www.infineon.com/dgdl/Infineon-IR44273L-DS-v01_01-EN.pdf?fileId=5546d462533600a4015364c52dae2a3d Без буквы S в названии IRS ЗЗЫ Разница в маркировке на нижней стороне микросхемы. См. стр 14 datasheet.
  4. А что осталось? На VTRef подайте с платы напряжение питания входов-выходов tms320f28335. RTCK - это выход задержанных внутри процессора тактов TCK. Если у данного процессора этого выхода нет, то можно соединить RTCK с TCK (лучше через резистор 0 Ом на всякий случай). Вообще, TI приводит в своих апликухах и демоплатах подключение процессоров к разъёму JTAG. Благо он у всех их семейств одинаковый. (ИМХО)
  5. Круто. Добавьте в начале батника setlocal, а в конце endlocal. Без этого у вас в системе будет установлено много лишних переменных окружения. И ещё. Чтобы дважды не вызывать GowinProgCLIExe можно попробовать вернуть результат её выполнения в переменную и проверять её. И ещё можно посмотреть результат вызова GowinProgCLIExe в переменной %errorlevel%
  6. Результат перенаправления вывода вашей программы в файл. %GowinPath%\Gowin_V1.9.8.09\Programmer\bin\programmer_cli.exe --scan-cables>qq.txt Можно попробовать изменить мой батник (строку с for) для обработки результата выполнения команды, а не файла, как у меня написано выше. Тип так: @echo off setlocal for /f "usebackq tokens=6,7,8,9,10,11,12 delims=() " %%a in (`%GowinPath%\Gowin_V1.9.8.09\Programmer\bin\programmer_cli.exe --scan-cables`) do ( set a1=%%a set a2=%%b set a3=%%c set a4=%%d set a5=%%e set a6=%%f ) echo %a1% echo %a2% echo %a3% echo %a4% echo %a5% echo %a6% но это нужно проверять... Обратите внимание на вид кавычек обрамляющих команду. Описание команды for можно посмотреть набрав в командной строке: for /?
  7. Что вы хотите получить на выходе? Батник: Выведет:
  8. Посмотрите как сделано в PCB Footprint Expert https://www.pcblibraries.com/products/fpx/userguide/default.asp?ch=10.12
  9. Это смотря какой функцией из D2XX пользуются. Если FT_Open, то подключаются к первому (при iDevice = 0) доступному порту FTDI (при iDevice = 1 ко второму и т.д.) В этом случае отключение порта может помочь. А если пользуются OpenEx, то там подключение идет по серийнику, дескриптору или адресу. В этом случае отключение не поможет...
  10. Не знаю как под линукс, но в под виндами можно отключить канал А и может определится JTAG на порте В. Вроде об этом было где то в темах про кабель Gowin... Сам не проверял.
  11. Поставить в системе размер текста 100%, а не увеличенный.
  12. LVDS Multidrop Connections An Overview of LVDS Technology Figure 7
  13. Посмотрите XAPP514 у Xilinx. Вот архив к нему. А также XAPP1014 + архив и XAPP1015 + архив.
  14. Большое спасибо за ответ. Коррекция нужна для программы JTAG Live AutoBuzz. Нетлист ей не нужен. В ней реализовано самообучение. Она, КМК, по очереди выводит на доступные на выход выводы сигнал, а остальные выводы конфигурируются на вход. Программа смотрит где появился нужный уровень и делает выводы о соединении. Дополнительно задаются игнорируемые выводы (например к которым подключены генераторы) и выходы которые нужно держать в определенном состоянии (например PROG ПЛИС). После самообучения на заведомо рабочей плате можно подключить тестируемую и программа покажет отличия в соединениях. Я вас понимаю. И Скорректированный BSDL файл я не собирался использовать для тестирования (хотя в некоторых случаях, например для выводов сконфигурированных под LVDS уровни, это делать нужно), а только лишь для того, чтобы понять что нужно изменять в BSDL файле (только потом я нашел рекомендации Xilinx в явном виде описывающие что нужно корректировать). Мне кажется в строке, начинающейся с 20, нужно по аналогии с примерами Xilinx заменить control на internal. А вот как изменить строку начинающейся с 21 я пока не понял. Нужно изучать стандарт... В текстовом редакторе и исправлял. Долго и возможны ошибки. В итоге исправил 4 BSDL файла ПЛИС. Изменил выводы с bidir на input 77, 27, 35 и 12 выводов соответственно. Хотелось автоматизировать процесс типа набил номера выводов, передал исходный BSDL и в результате получил скорректорованный.
  15. Нашел сам: 15346 - 8.1i BSDLAnno - What is BSDLAnno? How do I use it to create a post-configuration BSDL file? 6664 - JTAG BSDL - Does Xilinx provide configured BSDL files for configured devices? Остальные вопросы остались...
×
×
  • Create New...