Ничего подобного.
Это функция, перегруженная для разных типов аргументов.
:facepalm:
Зато постоянно нужно таскать свои вместо использования стандартных.
Видимо, велосипедоизобретательство неискоренимо.
Синтезатор вам не даст этого сделать, потому что это физически нереализуемо. В FPGA нет триггеров, работающих по двум тактовым сигналам.
В симуляторе вы можете сделать всё что угодно.
Как только вы пишете '<=', вы создаёте драйвер сигнала. Основное правило: сингал может иметь только один драйвер. Либо таких драйверов может быть несколько при условии, что для типа определена функция разрешения. Тогда результат будет определяться ею.
И ещё, для LVDS-выходов никаких инверторов руками вставлять не надо. Надо или вставлять специальный буфер, или ещё проще: вывести сигнал на p-ногу, а в qsf обконстрейнить её как LVDS. n-ногу Квартус добавит сам.
И ещё. Цеплять многомегабайтные bmp -- моветон.
Вам же пишут:
У вас внутри блока lvds2 есть PLL, которая затактирована неправильно.
Схемный ввод бросайте. Изучайте языки.
Что это за ~/config? откуда вы это узнали?
Если это специфично для PCLinuxOS, то, думаю, тут помощников вы не найдёте. Маргинальные дистрибутивы мало кто Linux использует.
