Судя по тематике, я так понимаю, должна быть ПЛИС и другие варианты не рассматриваются?
- Рассматриваю. Но пока не нахожу. Не в аналог же переводить и обратно.
К сожалению условия задачи поставлены не полностью:
1) как правильно отметил RobFPGA, на сколько может быть задержан результат сжатия?
- Поставлена задача сжатия в реальном времени поступающих отсчётов. Если бы не это требование - делали бы в DSP БПФ-умножение на компл-сопр.спектр-ОБПФ
2) входной сигнал комплексный или действительный?
- Производится обработка квадратурных отсчётов с выхода DDC.
3) если комплексный, то симметричен ли сам ЛЧМ относительно нулевой частоты?
- практически симметричен.
4) последовательность отсчетов конечна?
- Определяется длительностью периода зондирования.
5) длина сигнала фиксирована?
- Длина сигнала может менятся от единиц мкс до 60мкс. Период зондирования также меняется.
6) разрядность входных данных?
- 16 бит
7) какой динамический диапазон фильтра сжатия устраивает?
- не менее 80дб по выходу фильтра.
По максимальной базе видно, что задачка не из легких. У нас все намного проще и решаем в лоб - свертка с копией во времени на Virtex4.
- Я тоже расссматриваю V4. А какой чип импользуете и какие параметры фильтра сжатия получаете? Длина, максимальный темп входных отсчётов, разрядность, динамический диапазон? Делаете ли нормировку (или ограничение) сигнала по входу (для подавления "хвостов" от коротких импульсных помех?). Сколько по времени займёт такая работа у специалиста по FPGA?
