Перейти к содержанию

RobFPGA

Свой
  • Публикаций

    1 233
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о RobFPGA

  • Звание
    Профессионал

Посетители профиля

9 403 просмотра профиля
  1. Приветствую! Проекты с PCIe это ref-design или ваши? Какие режимы для PCIe в проекте, а на каких реально поднимается линк? Неплохо для сделать убедится что чипы на плате одинакового speed-grade. Так же надо сделать диагностику для MGT с глазковой диаграммой - что бы посмотреть что там с аналоговым трактом приема-передачи, а не просто internal loop-back. Может подпалили статикой порты? Удачи! Rob.
  2. Приветствую! Фэншуй маловат :( и не позволяет сделать на одной плате размером 3U и слот для FMC модуля ADC/DAC и поставить пару штук QSFP+ туда же. Удачи! Rob.
  3. Приветствую! Нет не отказались - это просто другая система - но по сравнению с 4-6 параллельными 10G потоками она еще и проще в реализации (в части передачи данных на комп). Успехов! Rob.
  4. Приветствую! А смысл вас пугать " ... что это ужасно сложно.. что ничего у вас не получиться (без меня ;) )" Конечно когда этот проект свалился мне пришлось поломать голову как вывести из FPGA эти 4 GByte/s. На чем систему записи построить. Увидеть много удивленных лиц когда говорил что мне нужна система для записи гарантированно 4 GByte/s непрерывно как минимум в течении часа. И делать еще более удивленное лицо когда мне выкатывали возможный состав железа и прайс на него. 8-() . А сейчас конечно все тривиально :) Вот новая система - в комп fiber-optic PCIe extender x8 gen3 , в FPGA PCIe подключенный к модулю FireFly - и по одному 100 m кабелю у вас по 6GByte/s в обе стороны. Что тут сложного? :) Успехов! Rob.
  5. Приветствую! Конечно тут все зависит от конфигурации сети. Если точка - точка или через хороший коммутатор и сетевые карты - то для радикального уменьшения потерь надо настраивать сетевухи для работа в режиме lostless - это типа xon|xoff - когда сетевуха видит что место в приемном буфере заканчивается то тормозит удаленный передатчик и тот ждет разрешения . Пакеты не теряются но естественно и скорость падает. Соответственно и на стороне FPGA это надо поддерживать. Отлаживалась кстати это сначала как раз на Win7. Если же сеть на noname мыльницах - то тут увы ничего не поможет. Так я и не говорил что без настройки - естественно пошаманили и с настройками стека и c прерываниями. Но все крутилось на стандартном стеке linux без новомодных DPDK и тому подобного. Даже 6 потоков в 10g принимали с трех 2-портовых 10G сетевух. Делалось это уже лет 5 назад. С тех времен это все еще проще стало. Успехов! Rob.
  6. Приветствую! Да нормально справляется, 2x 4-ядерных Хeon принимают и синхронизирует потоки, пишут на SSD raid, да еще и кой-какую обработку и статистику по потоку считают - для нынешнего железа это не проблема. По UDP бегают jumbo с payload 4-8K. Но это уже старая система - медленная ;) Удачи! Rob.
  7. Приветствую! Нет не путаю - 4 штуки 10G по UDP льют из FPGA общий поток параллельно. На приемной стороне все собирается опять в один поток. Успехов! Rob.
  8. Приветствую! Хотелось бы конкретики - что значит маловато, какая пропускная MB/s получается, сколько % теоретической пропускной. Какой у вас цикл чтения/записи на шине? Как адресация формируется? Все это влияет на пропускную и без должной оценки гнать частоту памяти смысла нет. Удачи! Rob.
  9. Приветствую! Понятное дело для UDP вообще все просто тем более если для собственного использования. У меня несколько таких систем работает с потоком 4-8 GByte/s. В ручную статически сконфигурил и льешь в сеть дер.данные, положив на всех большой и толстый 10G ;). Но для удобства все же нужен полный ICMP и DHCP. Либо полностью в железе, либо замыкать соответствующие пакеты через bypass софт стек. Чтобы вовремя реагировать если заказчик вдруг поменяв конфигурацию сети не удивлялся что за хренов трафик идет север по старому IP :) Удачи! Rob.
  10. Приветствую! Ну я частично тоже автор этой корки и от красивого сертификата не отказалcя бы ;) Который хоть и ни чем но иногда очень даже помогает ;) А критерий правильной работы понятие расплывчатое. Современный зоопарк сетевых решений это тот еще геморрой. И когда стоит задача не просто что-то и как-то передать а и гарантировать работу в разном окружении то приходится с этим зоопарком считаться. А то на тестовом стенде все работает пучком - а как заказчику поставишь начинается - "... Ай Ай Ай - ваша железка шлет кучу ретрансмитов! Почему? Срррочно исправьте! ..." И начинаешь разгребать гигабайты pcap файлов чтобы понять что не так и где именно - у меня или у заказчика в sw стеке или конфигурации. И хорошо когда эти pcap доступны, а бывает что и их не дают из за security policy :(. Удачи! Rob.
  11. Приветствую! С этим чудом я понемногу разбираюсь. Но как мне кажется там тесты просто проверяют основной функционал в идеальном варианте событий. Это как раз не сложно. Пока основной вопрос именно в сценариях ситуаций в которых надо бы проверить поведение корки. Успехов! Rob.
  12. Приветствую! Зачем же покупать то что уже есть? Вот того чего нет я бы прикупил если не дорого :) Удачи! Rob.
  13. Приветствую! Было бы проще если бы вы привели требуемую диаграмму сигналов (с временами) для управления памятью. Тогда станет проще понять как это можно сделать с минимальными затратами. Успехов! Rob.
  14. Приветствую! Увы иногда просто некогда - да и о чем тут дискутировать? Смотрим в папочку $::env(QUARTUS_ROOTDIR)/../ip/altera/alt_mem_if/.. Выбираем папку ../alt_mem_if_controllers/alt_mem_if_*_controller нужного типа контроллера и смотрим в ней его открытые исходники. Аналогично смотрим модели памяти из ./alt_mem_if_mem_models и phy интерфейсы из ./alt_mem_if_phys/ Никто не мешает скомпилировать все это добро сразу vlib ./libs/ddr2 vmap ddr2 ./libs/ddr2 ... vlog -work ddr2 $::env(QUARTUS_ROOTDIR)/../ip/altera/alt_mem_if/alt_mem_if_controllers/alt_mem_if_ddr2_controller/*.v vlog -sv -work ddr2 $::env(QUARTUS_ROOTDIR)/../ip/altera/alt_mem_if/alt_mem_if_controllers/alt_mem_if_ddr2_controller/alt_mem_if_ddr2_controller_top.sv ... vsim -L ddr2 ... your_ddr2_tb Ну и естественно не забыв про свой тестбенчь попытаться взлететь в симе со всем этим добром :) Успехов! Rob.
  15. Приветствую! А в чем проблема? И DDR, и PCIe и всякие интерфейсы с MGT - разницы в процессе симуляции по сравнению с сумматором на 3 бита почти никакой - за исключением длительности времени симуляции ;) Удачи! Rob.