Jump to content
    

RobFPGA

Свой
  • Posts

    3,122
  • Joined

  • Last visited

  • Days Won

    2

RobFPGA last won the day on November 5

RobFPGA had the most liked content!

Reputation

6 Обычный

1 Follower

About RobFPGA

  • Rank
    Гуру
    Гуру

Контакты

  • ICQ
    Array

Recent Profile Visitors

14,856 profile views
  1. Вот так в Vivado вроде работает (v2022.1). localparam XY = $sformatf("SLICE_X%dY%d", XX, YY); (* LOC = XY *) logic test_reg ... Так что в SV с этим тоже нормально. Только все одно LOC в коде плохая практика P.S. И даже так работает (* LOC = $sformatf("SLICE_X%dY%d", XX, YY) *) logic test_reg ...
  2. Как говориться "на каждую хитрую ж... " найдется свой прокурор. Главной ошибкой любого такого подхода является мысль что "... мы умнее всех" и непонимание того факта что в противостоянии "умного" и "оленей" выигрывает тот у кого больше силы прав и возможностей ...
  3. "Оленям" вообще то пофиг кто и куда свалил, главное формальный повод правосудия срубить бабла с нерадивого хозяина конторки. А для этого необязательно заявление пострадавшего, можно "возбудится" и по факту ... И если уж маски-шоу случились то гребут все компьютерное железо в офисе и у присутствующих и отключенный диск лежащий у вас в сейфе или в столе будет только минус лично вам. Так как за софт на конторском компе будет отвечать админ/владелец, а за софт на "вашем" диске еще и лично вы.
  4. Вообще-то годится и modelsim. Просто подходы и методика верификации будет другой, не основанной на рандомизации или асершинах.
  5. Копать в сторону возможности компилировать верилог код компилятором VHDL ... (vcom vis vlog)
  6. Там 100G вроде только один QSFP порт может.
  7. Для этого файл констрейна "привязываются" к соответствующему модулю устанавливая property SCOPED_TO_REF именем нужного модуля. Тогда такой констрейн будут применятся ко всем включениям этого модуля в дизайне, без учета иерархии.
  8. Я бы не тратил время на "программный способ". Так как IMHO такого способа в этом случае нет. "Мусор" в сигнал лезет не "наводками" на линю, а скорее через шумы питания и внyтренней "земли". Кои (шумы) для цифровых схем весьма существенны и плохо контролируются доступным "программным способом". IMHO эффективнее решать эту проблему "железным способом", снаружи FPGA.
  9. Использовать сигнал сформированный в FPGA как внешней опору плохая практика, и тем более если это опора для внешних аналоговых вещей.
  10. Не там значит искали ... Выбирайте: xpm_cdc.sv: xpm_cdc_single xpm_cdc.sv: xpm_cdc_gray xpm_cdc.sv: xpm_cdc_handshake xpm_cdc.sv: xpm_cdc_pulse xpm_cdc.sv: xpm_cdc_array_single xpm_cdc.sv: xpm_cdc_sync_rst xpm_cdc.sv: xpm_cdc_async_rst xpm_cdc.sv: xpm_cdc_low_latency_handshake
  11. Для того чтобы транзакции шли нужно для начала убедится что: линк поднялся, система увидела и сконфигурировала BARы, разрешены соответствующие транзакции (IO, MEM, Master) в регистре command PCIe корки.
  12. Лень досконально разбираться в алгоритме в такой простыне кода, но кажется мне что похоже это на обычный gain-control на звене первого порядка. Я бы начал с того что выписать алгоритм вычислений с учетом требований по latency и throughput, а потом смотрел как можно конвеезировать его. P.S. Умножать 24x24 за один такт и ждать высокой частоты?
  13. Читая release notes на v22.3 увидел поддержку для синтеза конструкций force и (внимание) кросс-модульных ссылок. Как пишут в примерах теперь может быть доступ как вниз по иерархии так и вверх. Чудеса да и только. Ох теперь начнется творчество очумелых ручек в коде.
  14. И зачем индусам лишний раз стараться ради каких то "папуасов"? ...,
  15. Не увидел вашего ответа на вопрос - какой алгоритм вы хотите реализовать в приведенной конструкции с CASE? Опишите что вы хотите обычными словами, и сравните с тем что вы написали в коде.
×
×
  • Create New...