yes

1) аналог мегабайтной флашки (что-то типа 1636РР4У https://eandc.ru/catalog/detail.php?ID=29961 ). но с параллельным интерфейсом 8/16/32 - вобщем любым 2) любые USB-шные интерфейсы - USB2RS (типа аналоги FTDI и подобного), ULPI интерфейс, можно для FULL SPEED что-то типа STOTG04E (не помню, как NXP-шный исходник назывался) вообще есть хоть что-то для такого "гражданского" интерфейса, как USB 3) и преобразователи 3.3V <-> RS-232 ------------------ я вобщем никогда таким поиском не занимался. посмотрел перечень (мне не обязательно из этого перечня) и на gaw.ru ну и облегчает вопрос то, что в "железе" пока не надо - достаточно документации или какого-то НИРа - я вообще не в теме этой отечественной кухни, не пинайте сильно

я про лицензионные ограничения

да, посмотрел vsim всегда 0, но qrun возвращает ошибку тоже 0 (надо бы посмотреть ncsim и xrun/irun - может у меня уже глюки, но вроде бы я использовал статус симулятора в мэйках) а по поводу HLS-ного Verilog - как-то сомневаюсь, что это можно продать, только для каких-то своих нужд

у меня про Chisel сложилось впечатление, что это применимо в случае каких-то сложно конфигурируемых элементов. то есть есть какая-то базовая библиотека и из нее cобирается что-то очень запутанное. но с другой стороны, когда смотришь на код какого-нибудь синопсисковского IP в котором файл на 20 тыс строк и 10 тыс из них `ifdef / `ifndef - то думаешь, что уж лучше Chisel но недостаток всего этого sbt и независимых процессов симуляции и генерации RTL из чиселя - это вряд ли откроет ему широкую дорогу в коммерческие проекты - то есть никто не гарантирует, что то что работает в чиселе, потом заработает в чипе. опенсорсникам на это плевать, им главное - "оригинальность подхода", а вот менеджера за чисель и нерабочий чип могут и уволить 🙂 ---------------------------------- я видел саксес стори для всякого писания на С++ и засовывания в Vivado HLS - то есть вот от какой-то идеи, до рабочего прототипа на каком-нибудь "версале" буквально месяц. а чтобы по взрослому на HDL такое написать и отладить - год+ тут конечно проблема, что после того как на FPGA демонстрашка заработала и стартап деньги на чип получил, вопрос - как в чип эту красоту засунуть - все эти катапульты и подобное сильно уступает ксайлинсовскому HLS

если запретили использовать SV для тестбенча, то я даже не стал спорить о вкусах 🙂 но если серьезно - если вызов симулятора из make или из "регрессионного скрипта" - то в случае ошибки симулятор возваращает не 0, а еррор-коде, что разваливает эти make и скрипты. так что, я считаю, что требование законное. возможность есть (не знаю в каком стандарте VHDL ее добавили, но легко гуглится) меня интересовало, кто без гугления знает

бинго! я тоже. но мне говорят - мы не хотим видеть в логе сообщения об ошибках... btw, assert false в вариантах моложе 93-го года не нужно

конечно, Пушкин ни на том, ни на этом не писал. но вот спрошу - без гугления кто-нибудь назовет аналог $finish в VHDL ? то есть у нас какие-то процессы (типа клок генератора) еще работают, но симуляция уже надоела - как ее остановить? я понимаю, что писать тестбенчи на VHDL это еще более изощренное развлечение, чем писать на нем RTL, но технически можно же

может не офтоп, а автору поможет определиться с выбором языка : --------------------------------------------- вот казалось бы - обязательно должно быть - печать в хексах но в vhdl надо писать свою функцию when "0000" => s='0' ..... when "1010" => s='A' и т.д. ----------- в третьем тысячелетии (VHDL 2008) таки добавили функцию to_hstring() в стандартные пакаджи, но если в квесте это работает, то в VCS уже понадобилось писать to_hstring(std_logic_vector(value)), так как она переопределена в numeric_std и самостоятельно симулятор не может понять signed / unsigned и т.п.хотя казалось бы, по общечеловеческим понятиям в хекс печатать пофигу, что сигнед, что ансигнед а в ncsim-е мне так и не удалось заставить печатать и пришлось вот это when "1010" => s='A' добавлять... то есть от литерала работает to_hstring("0011001010101001010010") печатает, а от сигнала или переменной - хрен вам ну собственно c ncsim-ом меня этот VHDL на днях выбесил, надо было срочно на VHDL-е такой недо-тестбенч показать (и комп без интернета вот эту самую функцию не нагуглишь и не скопипастишь, пришлось ручками - с учетом возни с to_hstring больше потребовало времени втрое, чем хотелось). потом проверил в других симуляторах

еще есть вариант - описать регистры как VHDL тип RECORD если у вас этот массив состоит из одинаковых регистров, то, по-моему будет проще обращение будет как-то так Reg_Map(2).my_bit_field <= xxxx Reg_Map(3).my_bit_field <= yyyy ------------- можно еще написать функцию преобразования регистра типа record в std_logic_vector и обратно - такие функции синтезируются и по сути являются костылями, чтоб обойти типизацию VHDL ======= ну а самый полезный совет, по-моему - бросайте VHDL и берите SV - все это на нем вообще без вопросов и "из коропки"

в РКК использовали гражданские микросхемы после сертификации. там и МРАМ была гражданская и аналоговая электроника в пластмассе - то есть тот самый COTS, о котором столько статей в то время писалось. но знаю, что был скандал, когда совсем коммерческий прибор купили и запустили (причем вроде бы на полярную орбиту) - он за неделю от дозы сдох намертво. какого-то разбора я не слышал, не был допущен, но очевидно (по-моему) флашки сдохли (я схему того прибора видел) ну антифузы из-за их дорогофизны и (если уж честно говорить) убогости даже для космоса не удалось использовать, хотя во времена "нефти по 200" и космические виртексы и всякое "жёлтое" на рубиновых подложках трогал 🙂

в любом случае поздравляю, что удалось доделать. по поводу продажи б/у Excludes: Barbados, French Guiana, French Polynesia, Guadeloupe, Libya, Martinique, New Caledonia, Reunion, Russian Federation, Ukraine, Venezuela то есть это вполне может быть стимулом - то есть догоняющие развитие, в условиях санкций и т.д. вобщем такое "интелектуальное воровство" считаю допустимым но при участии МО РФ как-то сильно сомневаюсь, что по цене удастся побить

насколько я помню - это тот же самый кристал, но в "космическом" корпусе, скорпусированный на фабрике сертифицированной по соответствующему MIL-STD троирование в ProASIC выполняется софтверно. это внятно и хорошо делал менторовский синтез - прецижин, а не симплифай (опять же насколько помню - то ли у симплифая какие-то проблемы с лицензией, то ли P&R выбрасывал redundant логику после симплифая) в антифузах там и тактовые дерефья троированные и ячейки тоже - но мне их так и не удалось попробовать (в гражданской электронике они вообще бессмысленны, по-моему)

по моему без L, хотя они и пин-компатибле и (если не ошибаюсь) прошивки у них совместимы - то есть могут наверно согласовать замену. вобщем - не считаю важным разницу 3000 или 3000L судя по оборудованию, там с антифузными актелами раньше работали, но это дорого, тем более в ПЛИС не глю-логик реализовывалось, а вполне взрослый DSP-шный код также еще интересно, что холодное дыхание импортозамещения уже ощущалось и рад-хардные атмеловские спарки (AT967 если опять же правильно помню) для проекта не смогли купить, так и проц засунули в одну из ПЛИСин - ну раз они прошли испытания на стойкость, то почему бы и нет

статьи с измерениями доз есть (были) на сайте NASA JPL в Союз-МС используются ПроАзики3 (причем в пластмасовых корпусах). я эти ваши секретные ГОСТы про радиацию не знаю, и если б знал, писать не стал бы - но РККшным требованиям на дозу и ТЗЧ плата удовлетворила

sed -i 's/old/new/g' но там надо потренироваться в писании regexp-а old - чтоб он имена функций находил, а не фрагменты текста

можно что-то от ксайлиса попробовать типа c= a * b (* syn_mult = logic *); или как-то так (точно не так "прагма" называется - это просто стиль в SV, но вроде и в коментах /* */ работало в старых версиях), я не помню уже. в гайде на ксайлинс написано было может и сработает

А синтезатор там synplify? посмотрите help в его вендор-депендент версии (которая "ис коропки") ------------- я когда-то посмотрел на iCE* и разочаровался в их возможностях - похоже, что в этой "архитектуре" сильно сэкономили на трассировочных ресурсах, мои проекты не лезли вообще никак (в сравнении с "такими же" по гейтам LCP5, например). то есть рекомендую довести P&R до конца, прежде чем брать iCE для проектов

я в теме не эксперт, поэтому вопрос, а не ответ: а почему не подходят сурж-стоперы типа такого (первого, который мне дал гугль, просто для иллюстрации) https://www.analog.com/en/products/ltc4366.html там на картинке однополярный вариант, но наверно не сложно добавить второй транзистор, чтобы отрицательные тоже блокировались (может я что-то упускаю, но наверно в даташите есть схема на этот случай тоже)

в линуксе это вообще безидейно есть такая утилита module напишите конфиги для разных квартусов и module load flex (ну или как назовете) в одном терминале, module load cyclon в другом и одновременно два квартуса или чего хотите ну или же можно через export PATH... export LM_LICENSE_FILE (что то же самое, что и модуле, но вручную)

может, чем левее символ в названии, тем больше бюрократии надо, чтоб его поменять? типа экспоненциальный рост. я не занимался получением отечественных названий на микросхемы, из общих принципов системы предполагаю

как-то сомневаюсь в рефрешеньи флаши - операция стирания (то есть загона заряда в плавающий затвор) разрушает флаш, поэтому обычно и указывают гарантированое количество стираний - 10000 например для флаши есть наоборот wear leveling - то есть технология которая минимизирует обращения к конкретной ячейке ------------- многоуровневые флэши, по-моему, так же устроены, хотя могу ошибаться. ну там понятно, что какие-то адаптивные алгоритмы подстройки напряжений, чтобы внутренний "АЦП" нормализовать по битам, опять же корекция ошибок, потому что все не выправить аналоговыми методами и т.д. практически - я бы делал какую-то журналируемую FS, чтобы перезаписывать на новое место эти файлы, а не писать на одно и то же. хотя эффект интересный, не слышал о таком раньше. возможно на SLC или MLC флашах это замедление было незначительно или вообще коррекция ошибок делалась на лету и не зависила от количества стертых битов может есть возможность читать "сырые" данные и оценить количество ошибок, накапливающихся со вреmенем. заодно время чтения сырых данных покажет является ли вычисление ECC задержкой (upd: это вряд ли в SD карте)

сомневаюсь. там все-таки все операции логятся, то есть должно быть заинтересовано руководство stm (ну или другого пропиентарного ФАБа), что врядли. это на китайском SMICе могу допустить такое, но на SMICe никто из "именитых" производителей чипы не печет, доступа к маскам у них нет (не должно быть)

а у китайцев есть "национальный" аналог чипа? то есть продукт giga devices или чего-то такого (я не знаю китайскую комплектуху) мне вообще интересна экономика "подделки чипа" и как это работает? (может в отдельный офф-топик выделить). что-то простое - F103, USB2UART и т.п. можно взять и изготовить какой-то аналог на китайском ФАБе по поведенческой модели. ну или если технология "толстая" 300+нм(?), то срисовать GDS-ы с попиленного кристалла. но достаточно сложный ЧИП типа F407, который запилить по модели сложно, срисовать 90нм тоже не просто (и уже может быть не для всякого ФАБа подойдет оригинальный GDS) - как такое подделывают? есть ли реальные примеры подделки таких (или большИх) чипов. с предполагаемой выбраковкой - тоже не очень понятно. специально забирать недоделаные пластины с STM-ского ФАБа - кажется маловероятным. то есть сама же STM (насколько я понимаю, они делают все на своих ФАБах в Европе) будет делать выбраковку и продавать каким-то китайцам с ущербом для собственной репутации и бизнеса - как-то странно. да и мало выбраковки в отлаженном процессе. если целую пластину выбросили (что маловероятно, по-моему) то еще как-то можно придумать. а если уже попилили на чипы - то это должна быть какая-то специальная логистика для бракованых, что мне кажется убыточным. украсть те самые GDS-ы и по ним что-то сделать на подпольной китайской фабрике - то маловероятно, что PLL-и, АЦП и т.п. заработает. ----------- интересно, как это все устроено на практике, а не из теоретических размышлений. ?

сомневаюсь, что найдете одного человека, который весь маршрут может осилить. дополнительно к FPGA надо это все верифицировать, то есть человек который понимает все это UVM, CDC, RDC и т.п. наверно, другой человек, который умеет логический синтез - то есть получить нетлист, с скан-цепями, с какими-то тактовыми гейтерами, написать констрейны и т.д. и по-моему опыту еще несколько, которые в бэкенд умеют - там обычно узкая специализация - кто лэйоут, кто ATPG и т.д. понятно, что как правило, некие представления об остальных частях маршрута есть у всех, но на представлениях вряд ли чип сделаешь --------------------- а так - все инструменты есть, какие-то абстрактые библиотеки и дизайн киты тоже, то есть минимальная стоимость с 0 начинается при достаточном энтузиазме

не работает, я вроде бы написал выше. захотелось мне достать protected поля из VIP-а. (upd: уже за одно это меня бы не взяли в верификаторы 🙂 но это мне нужно было чтобы понять какие-то нюансы работы ВИПа) то есть, кроме как через фабрику, SV не дает другой возможности. в отличие от C++