

alexPec
Свой-
Content Count
1415 -
Joined
-
Last visited
-
Декодеры DVB-T2
alexPec replied to alexPec's topic in Системы на ПЛИС - System on a Programmable Chip (SoPC)
У ST похоже есть все кроме DVB-T2: -
Декодеры DVB-T2
alexPec posted a topic in Системы на ПЛИС - System on a Programmable Chip (SoPC)
Всем доброго дня! Использует кто декодеры DVB-T2? Какие нынче решения с доставаемой документацией? Копеечные решения есть в виде тюнера Si2147+ декодер Si2168, но с документацией там глухо. Не достать. И, если кто разбирался, где-то на глаза попадалось, что между тюнером и декодером выше цифровая шина какая-то есть. Было бы интересно декодировать DVB-T2 именно в Baseband, а перенос спектра на нулевую частоту делать самому. В принципе, рассматриваются варианты IP-ядер для ПЛИС за разумные деньги (разумные - это не 20..30к USD). -
MAX10 LVDS deserializer - есть или нет?
alexPec replied to alexPec's topic in Работаем с ПЛИС, области применения, выбор
Спасибо! Что-то видимо переклинило меня. Тоже увидел у себя. -
Всем доброго дня. Почитал вот это: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/max-10/ug_m10_lvds.pdf На стр13 написано есть Soft LVDS IP, я так понял, его можно сконфигурировать под десериализер. Но откуда взять сам Soft LVDS IP - так и не понял. В Quartus 17.0.0 в библиотеке мегафункций нет никакого soft lvds ip. Не подскажете, есть этот ip вообще или нет, и где он есть?
-
Всем доброго дня. Собрал 3 своих платы на XCZU3CG, чипы памяти как на отладочной плате ZCU104, 2 чипа, 32 бит. Все платы одинаковые. 2 платы все тесты памяти (из шаблона memtest в SDK) проходят, одна плата проходит все тесты кроме read eye test. Появляются строчки с разными офсетами и количеством ошибок при данном офсете, и на последнем офсете (-33) виснет. Тест запускаю через debug as..., после зависания при попытке остановить процессор (кнопкой пауза) и посмотреть где он сидит - выдается ошибка, мол процессор не отвечает. После этого залить уже ничего нельзя, пока не дернешь за железный сброс. Хотя тест "First 1GB memory test" проходит до конца без ошибок и зависаний. Вот и думаю, насколько это критично. Может у кого было такое?
-
AI / DNN / CNN акселераторы
alexPec posted a topic in Neural networks and machine learning (NN/ML)
Всем доброго дня. Хочу понять общее состояние дел с асиками для сетей в заголовке. Кто какие знает? CUDA - это понятно, не интересно. Intel Myraid - интересно, но не ясно что с документацией. Похоже закрыта. И не понятно, как этот Myraid использовать не на х86/64 компьютере, и можно ли. Xilinx - есть примочка к vitis, но по опыту - работает криво. При компиляции двухвходовых сетей вылетает с ошибкой, как ни бейся. Такое впечатление, что заточено все это под одновходовые сети типа alexnet, googlenet и т.д., т.е. распознавалки всякие. Интересно решение для своего железа, т.е. чтоб можно было чип поставить, и по документации запустить на нем сеть, пусть даже с какими-то бубнами. -
Балансная схема
alexPec replied to alexPec's topic in Rf & Microwave Design
Большое спасибо! Похоже, то, что надо. Нет проблем с согласованиями, преобразованиями differential - > single ended. Прям все для лентяев :) А кто minicircuits у нас продает? Можете поставщика порекомендовать? -
Балансная схема
alexPec replied to alexPec's topic in Rf & Microwave Design
А можно этот момент поподробнее? Я покопался, посмотрел- везде где на скорую руку в инете видел - выходной каскад усилителей (в т.ч. ВЧ) сделан со сдвигом входного сигнала 180 градусов. Я думал так: сдвигаю сигнал на 180 градусов, подаю противофазные сигналы на два усилителя HMC453, дальше выходы этих усилителей (по задумке выход должен быть тоже противофазный) подаю на трансформатор (балун) и получаю на выходе балуна сигнал (уже single-ended) с приростом +3дБ по сравнению с одним усилителем HMC453 по типовой схеме включения. Можете ткнуть на схему где требуется 90 градусов сдвиг, и которая подойдет в смысле применения в ней интегральных усилителей HMC453? -
Балансная схема
alexPec replied to alexPec's topic in Rf & Microwave Design
Спасибо за ответ! Так, теперь понятно что хочу знать :) Как делаются 90-градусные 3дБ направленные ответвители? Честно говоря, изначально этим вопросом и задавался: как сделать противофазный сигнал для подачи на вход каждого усилителя? И его надо наверное настраиваемым делать (формирователь противофазного сигнала)? -
alexPec started following Балансная схема
-
Балансная схема
alexPec posted a topic in Rf & Microwave Design
Всем доброго дня. Хочу спросить у гуру по RF, можно ли включить HMC453 по балансной схеме для удвоения мощности? Если можно, то как должны согласовываться входы/выходы? Хоть что-нибудь для ликбеза... С небалансными схемами поигрался и с HMC453, и c HMC8500, HMC589 - вроде все получается по документации, но это штатные схемы включения усилителей. А вот можно ли их в балансном режиме включить, и как - не знаю. -
Защита от разряда (пробоя высоковольтного электрода на землю) есть?
-
Разница с предыдущими платами, что я делал - питание банков 500, 501. Там было питание 1,8В. И на SD стоял транслятор уровней, как в ZEDboard. Тут SD решил подцепить напрямую и запитать банки PS напряжением 3,3В Блин, засада похоже... В ZED SD повешена на MIO40-45, а в этом девайсе их нет... : https://www.xilinx.com/support/packagefiles/z7packages/xc7z007sclg225pkg.txt А где написано откуда он попытается стартануть? Поменять запуск с другой раскладки никак? PS Смотрю в TRM: А в файле по ссылке выше нет MIO40!!! Он что, не может стартовать с SD??? Gosha-z, спасибо за наводку. Похоже ситуация Ж..па: Note: The SD card boot mode is not supported in 7z010 dual core and 7z007s single core CLG225 devices. Как всегда, мелкими буквами...
-
Да, SD повешена на MIO29..3х (не помню, какой последний). Но ведь об этой раскладке он узнает, если с SD что-то прочитает, а он к ней даже не пытается лезть при старте.
-
//arch = zynq; split = false; format = BIN the_ROM_image: { [bootloader]D:\xilinx_proj\apt_rb\apt_rb.sdk\fsbl\Debug\fsbl.elf D:\xilinx_proj\apt_rb\apt_rb.runs\impl_1\atp_rb.bit D:\xilinx_proj\apt_rb\apt_rb.sdk\atp\Debug\atp.elf } Да дело то похоже не в boot.bin. Когда Запускаю проект FSBL из JTAG, он SD видит, файл там находит, PL и программу грузит и все запускается. Беда в том, что он (чип) даже не пытается после POR_B лезть к SD. Вставил сейчас эту же SD в ZEDboard - FSBL стартует, но конечно ругается что чип не тот. Ни одна нога (осциллоскопом смотрел) на SD не дергается после того как ресетишь чип через POR_B
-
Всем доброго дня. Делал несколько собственных плат на XC7Z020, думал все грабли собрал... Нет! Сделал устройство на XC7Z007S-clg225. Отладил, через JTAG заливаю прошивку, все работает. Пришло время пускать устройство с SD карты. Сделал FSBL, а он не работает. Дурацкая ошибка Partition number = 14 Invalid partition number! Копался-копался, оказалось, что ревизия кристалла 3.1, и она поддерживает multiboot (на предыдущих такого не было). Но почему-то при отладке FSBL ImageStartAddress у меня равен не 0, а 0x8000 (там считывается регистр мультибута, а из него формируется стартовый адрес). Но у меня одна прошивка, поэтому после долгих мучений принудительно в FSBL выставляю ImageStartAddress = 0. Заливаю файл boot.bin на SD, после этого пускаю FSBL через JTAG - все нормально: грузится прошивка ПЛИС, программа, все запускается. Вкл-выкл питания - все стоит, ничего не грузится. Встаю осциллоскопом на ногу SD_CLK, дергаю за POR_B. Ни одного импульса на клоке SD. Boot mode выставлено так: MIO2 (pin A8) = 0 MIO3 (pin A7) = 0 MIO4 (pin C8) = 1 MIO5 (pin A9) = 1 MIO6 (pin A10) = 0 ноги подтянуты резисторами 10к. Питание банков 500,501 - +3,3В. Что еще не учел? Второй день бьюсь, не понимаю что ему надо чтобы хотя бы попытаться загрузиться.