Jump to content

    

alexPec

Свой
  • Content Count

    1432
  • Joined

  • Last visited

Community Reputation

0 Обычный

About alexPec

  • Rank
    Профессионал
  • Birthday 07/02/1981

Контакты

  • ICQ
    Array

Recent Profile Visitors

5569 profile views
  1. Связь стабильная при SNR (по данным из регистра чипа приемника) до -10db. Спасибо за оценку! UPD: связь LORA, с расширением спектра. Полоса 500 кгц
  2. Всем доброго дня. Пожалуйста помогите оценить (с погрешностью +/- в 2-3 раза, т.е. очень грубая оценка), какой мощности нужна глушилка, чтобы нарушить связь между объектами. Исходные данные такие: чувствительность приемника : -117dbm мощность передатчика: +30 dbm Расстояние между приемником и передатчиком: 20м Антенны на приемнике и передатчике : 3db штырь Расстояние до глушилки от приемника и передатчика пусть одинаковое: 400 м Пусть для простоты расчета прямая видимость приемника, передатчика и глушилки. Хотел сам оценить, но боюсь что неверно посчитаю. А для спецов в этой области это несколько действий, и результат будет надежнее. Заранее благодарен!
  3. Интересует климатическая камера, тепло-холод, полезный объем порядка 40*40*40 (или больше). Температура от -40 до +80 (или шире). Если у кого есть, скиньте в личку параметры и цену.
  4. Вот для этого и интересуюсь :) Как раз имеется хороший контакт с университетом. А там спрашивают "сколько?". Вот и решил тут у старших товарищей поинтересоваться порядком цен на все это. Ну про 180нм понятно - видимо, слишком серьезная технология для реализации в лаборатории. 1,5-2мкм - слишком грубо. На них чип с коммерчески полезным функционалом не сделать (имею ввиду цифровые схемы). А что насчет 350/250нм ? Кардинально оборудование по эти нормы отличается от 180нм?
  5. К сожалению (а может к счастью) с родственниками варианты не мои :) Кстати, спасибо за интересную информацию, которой Вы с нами выше поделились!
  6. Оборудование интересует скорее лабораторное (для штучного производства) и мелокосерийное. В массовом производстве интереса нет. Как говорили тут, это больше политика, я с этим соглашусь. А интересно именно примерно во сколько выйдет создание небольшой (если это вообще возможно) лаборатории, с небольшими мощностями, но способной воспроизвести на свет кристалл (достаточно сложный- т.е. не один логический элемент, а 10-100 тыс. лог.элементов) по соответствующей технологии (180нм). Пусть из пластины выйдет 10% годных - но чтоб хотя бы 10% оказались без дефектов, рабочие. Тем не менее, не представляю как можно уложиться в 1 млн рублей - понятно что это не 180нм, ну пусть даже 350нм - лично мое (субъективное, ни на чем не основанное) мнение - нереально. Может есть возможность привести в пример конкретное оборудование и примерные цены на него? Пусть не на 180нм, пусть на 350нм, 90нм - да на любую технологию <500нм. Чтобы понимать что есть такое-то оборудование и столько-то примерно оно стоит.
  7. Спасибо! Уже есть конкретика. Странно конечно... Единственный в России завод с такой технологией и банкрот...
  8. "А что, так можно было что ли" (С) ??? Судя по всему фаб прямо с людьми продают :) Жаль. Самое интересное... Да это понятно, что кроме оборудования надо помещения специальные (включая спец. инженерные системы), и обслуживание, и расходники, и комплектующие и персонал и еще тучу всего. Но интересует цена именно только оборудования, без резерва, расходников и т.д. Спасибо за ответ!
  9. Всем доброго дня. Хотелось бы услышать от компетентных людей, исключительно из любопытства и в целях расширения кругозора, сколько на сегодняшний день может стоить комплект оборудования (и какой?) для организации производства кристаллов по технологии 180нм (цифровые логические схемы)? Предполагаем, что мы купили пластины кремния и хотим чтобы из них получились нужные нам чипы. Заранее благодарен!
  10. Я так и делаю, прокатывало и на Crosslink, и на ICE4: вывожу на контактные площадки, поставленные с шагом 1,27 в ряд 4 линии SPI, C_RESET, GND. Любым китайским программатором, который шьет M25PХХ (микроновские флешки пользую) через pogo pins тыкаю и заливаю прошивку. На программаторе C_RESET соединен с землей, плисина при прошивке не мешает заливать.
  11. Имелось ввиду .sdo (а-ля ХХХ_7_1200mv_100c_v_slow.sdo)? Этот точно правильный, проверял уже. А первое как проверить? Никогда не приходилось этим заморачиваться... Сейчас конечно покопаю детальнее, где ломается. Но как-то это неправильно. Файл задержек .sdo в моделсим генерит квартус, на основании этих же данных он и проверяет дизайн таймквестом. И если что-то где-то не успевает - он же обязан сказать. Тем более что клок один, никаких аснхронных вещей нет. Даже сброс синхронный. Тогда вообще какой смысл в таймквесте, если он не говорит что времянки не пролазят при конкретной частоте. Получается что надо собрать проект, для соблюдения формальностей запустить таймквест, но это не гарантирует что времянки в норме - надо провести gate-level моделирование, и вот если в нем все совпадет - значит модель, приближенная к реализации в чипе, рабочая? До сих пор если времянки в таймквесте в норме - в реальности проект работал. Но это было с более ранними версиями Quartus, с Q17 не пробовал еще, первый раз столкнулся.
  12. Пока что вижу, что на блок дискретного косинусного преобразования приходят правильные данные, а на выходе уже неправильные. Что-то в математике ломается, явно из-за времянок. Но непонятно почему квартус этого не видит. Чуть побольше период клока - и все в норме.
  13. Всем доброго дня. Есть полностью синхронный код, работает все от одного клока. При симуляции в RTL все работает как надо. При симуляции в моделсиме в gate-level тоже все работает как надо до определенной частоты (в моем случае до периода клока 14нс). Делаю 12нс - выход блока неправильный. Оно вроде как и понятно. На какой-то частоте все же блок должен загнуться. Непонятно вот что: почему при констрейне входного клока 10 нс и, как мне кажется, верных констрейнах входных сигналов, квартус не ругается на то, что времянки при периоде клока 10нс не соблюдаются (хотя в симуляции, повторюсь, уже при клоке 12нс все ломается). Отсюда и непонятно куда копать, чтобы повысить частоту блока. Констрейны заданы только такие: create_clock -name clk -period 10.00 [get_ports {clk}] set_input_delay -clock { clk } -min 0.5 [get_ports {pixelin[0] pixelin[1] pixelin[2] pixelin[3] pixelin[4] pixelin[5] pixelin[6] pixelin[7] pixelin_wen}] set_input_delay -clock { clk } -max 7 [get_ports {pixelin[0] pixelin[1] pixelin[2] pixelin[3] pixelin[4] pixelin[5] pixelin[6] pixelin[7] pixelin_wen}] В скриншоте видно, что квартус уверен, что все с времянками в порядке:
  14. Спасибо большое! Просто изменил расширение файла на .sv и все заработало.