alexPec

А в остальном кримианла нет? Все правильно сделал?

-1 CLG484I, если верить Элитану. На чипе надпись только CLG484ABX1821

Да, вроде было что-то такое, сейчас уже не помню, но проблема там в другом оказалась. Но главное - у меня нет генератора на 33.33 МГц :)

1. 2. FSBL делаю как в инструкции - создаю новый fsbl проект, ничего там не меняю, компилирую. Получаю .elf. Его везде и указываю (и в программаторе, и при создании .bit). 3. //arch = zynq; split = false; format = BIN the_ROM_image: { [bootloader]D:\xilinx_proj\zed_fmcomms\projects\fmcomms2\zed\fmcomms2_zed.sdk\fsbl\Debug\fsbl.elf D:\xilinx_proj\zed_fmcomms\projects\fmcomms2\zed\fmcomms2_zed.runs\impl_1\system_top.bit D:\xilinx_proj\zed_fmcomms\projects\fmcomms2\zed\fmcomms2_zed.sdk\ad9361_noos\Debug\ad9361_noos.elf } 4. Добавлю только, что созданный boot.bin файл работает - при загрузке с SD с этим файлом все нормально грузится и работает. Насколько я понял, его же надо и в QSPI заливать. Хотя наверно это не принципиально, т.к. судя по всему даже стирание не проходит.

2017.4.1

Всем доброго дня. Что-то не получается зашить QSPI. Делаю так: -Выставляю загрузку с QSPI или JTAG (и так и так пробовал - результат одинаковый) -Открываю программатор (вивадовский или SDK - одинаковые сообщения на выходе) -Ставлю галочки "Erase" и "Verify" - Программирую На выходе получаю Erase successfull, проверку на "чистоту" получаю fail. Если просто убрать галки erase и verify и попробовать все-таки зашить, то прогресс показывает от 0 до 100% и говорит write successfull, но ничего не грузится. По факту померил осциллографом на клоке QSPI - при старте программирования проскакивают 3 пачки клока (100 МГц), дальше во время программирования на клоке ничего нет - лог.0. Вычитал что проблема может быть с клоком - есть режим до 40 мгц и выше 40 мгц для QSPI. Но когда в блок -диаграмме в настройках PS7 пробую поменять QSPI clock с 200МГц (почему-то, хотя по факту вижу 100 МГЦ) на 30МГЦ (например), то вивадо ругается, говорит что ниже 116МГЦ выставить не могу. Флешь MT25QL128 - ксайлинксом поддерживается. Чип XC7Z020. Подскажите пожалуйста, что делаю не так?

Да дело больше то не в цене, они в серии проверены и проблем не обнаружено. Не охота напарываться на "побочные эффекты" других чипов. До этого, например, у RTL8201 был большой минус - он грелся (но не это главное) и в радиусе 0,5-1м GPS и глонас забивал :). Разводка была на многослойке, минимальными длинами проводников, поэтому излучение от платы исключено. Замена чипа "открыла" глаза GPSу и Глонасу...

Да вроде написано было в доке, что должно, MII поддерживается. Сейчас еще проверюсь... А у меня поток не больше 4 мбит, зачем мне гигабиты? Только сами трансиверы дороже. Давно хочу переделать на RMII, но руки никак не доходят.

Просто в свойствах PS включил ethernet0 на EMIO, на блок-дизайне появились выводы эзернета. RXD[7:4] посадил на 0, rxd[3:0] - на выход физики, CRS посадил на 1, RX_ERR и RX_COL посадил на 0, RX_DV - на RX_DV физики, TXE - на TXE физики, TXD[3:0] - на TXD физики. TXD[7:4] - в воздухе. TX_CLK, RX_CLK - на соответствующие клоки физики Никаких адаптеров не ставил. По такой же схеме с таким же чипом физики (KSZ8041) сделано сейчас на ультраскейле + (тоже вытащил ethernet на EMIO). Все работает без проблем. GMII и RGMII - это ведь гигабитные? У меня не гигабитный трансивер, 10/100 мбит. У меня просто MII. За KSZ8041 никаких причуд не замечал. Он у меня в серии стоит, уже штук >200, полет нормальный. KSZ8041 вообще через MDIO не конфигурирую, конфигурация задается подтягивающими резисторами при сбросе, если Вы об этом. Поэтому тут никакие патчи не спасут. Да и ILA показывает, что байты (вернее, ниблы) верные с физики приходят. Тут вопрос похоже именно в настройке EMAC у PS. Вообще, передача работает - драйвер выдает правильный DHCP - пакет-запрос на выдачу адреса. А вот прерываний приема нет, хоть убейся.

Всем доброго дня. Делал как-то давно плату с XC7Z020 и внешней физикой KSZ8041, подключил через PL, через EMIO. Помню что работал эзернет, пинги шли. Делал стандартный проект lwip сервер. Но надо было что-то поправить вроде в регистрах. Сейчас пытаюсь запустить - нет прерываний на прием. Сейчас сделал просто стандартный lwip, в настройках BSP выставил скорость 100 мбит/с. Линк есть, через ILA посмотрел ноги, которые на PS приходят - RX_ERR = 0, CRS=1, COL=0. Ставлю триггер на RX_DV - на rxd[3:0] вижу, что передается по одному ниблу MAC адрес моего пингующего компьютера. Т.е. вроде физика в порядке. Сейчас старый проект найти не могу, в инете где-что выискал - тоже не нахожу. Пытаюсь пошагово посмотреть в какие регистры что пишется - как только попадаю в BSP - там только ассемблер, ничего особо и не посмотришь... Вот такая беда. Может кто что подскажет? Или что поменять для внешнего MII, или хотя бы как BSP запустить в режиме построчной отладки. Пробовал в BSP дописывать extra flags -O0. Ничего не поменялось. Тот же ассемблер как только попадаю в BSP.

Нет, там можно и без секвенсера АЦП сделать, но страшно много выводов получится. К сожалению тут уже не подскажу. Придется курить хэндбук, я выкурил только часть с авалон-интерфейсом :)

Да, у меня после команд сенсору видео с разницей порядка нескольких секунд появлялись. Там есть какой-то таймаут на появление видеопотока, но большой.

Просто в кусисе поставьте компонент ADC, выберите тип с секвенсером и avalon-mm шиной. Получается примерно так: А дальше через ниос, через регистры запускаете и вытаскиваете данные

Делайте с секвенсером, на avalon-mm. Там один регистр CSR потом прописать чтобы запустить ADC, а потом считывать из регистров нужных входов готовое значение. Если все делать в qsys с ниосом - наружу вообще ничего не надо вытаскивать.