Jump to content

    

dlsh

Свой
  • Content Count

    214
  • Joined

  • Last visited

Everything posted by dlsh


  1. такого не наблюдал. EDS 10 и 9.1 на первый взгляд ни чем не отличается. Все тоже самое. Бывает что не совпадает ID но после перезагрузки конфига плисины и перекомпиляции они совпадают, и все продолжает работать. Другое дело Q10.0. Вроде сначала ничего но когда дело дошло до сигнала тапа и соурс проба то там какойто глюк. Если к жтагу подвешены две плисины то он видит их но как только пытаешся работать со второй то по какимто причинам сбрасывается на первую всегда. В 9,1 такого нет. Здесь пришлось перейти на 9,1сп2 назад. В модель симе какието глюки с atrera_mf.v если брать её из v6.5e то при использовании pll модель сим резко увеличивает память > 1 Гб и зависает, если использовать altera_mf.v из v6.5b то все работает нормально.
  2. Пытаюсь загрузить EP3C25 с помощью хоста (реализован на EP3C5 с ниосом). Примерно через 2к байт срабатывает nSTATUS как показано на рисунке. Данные передаются правильно (проверял КС сумму данных которые передает с ПК и тех что передаются в плис). Порядок младший бит первый. По всему выходит что плисина сбрасывает загрузку, но почему не понятно. Может кто сталкивался с подобным, может еще какие пины посмотреть. В общем варианты что еще может быть пока закончилось.
  3. Всем спасибо. До чего неприятно, пол недели в трубу. Попутал DCLK и DATA. Ведь с самого начала проверил именно этого но как пропустил... вилы.
  4. Зугрузил прошивку во флэшку и с ней работаю. Все осталось по прежнему. Водрузил паралельно зашрузочному каналу spi slave и поставил проверку КС идущей на ep3c25, в общем данные идут верные даже при срабатывании nSTATUS КС остается равной КС переданной мастером. Тайминги (ep3c25_timing) все выдержены. Осталься вроде единственный вариант что то нето в схеме (прикрепил). Я вот думаю через ep3c25 пропущен жтаг от мастера ep3c5 может ли он вносить данную неприятность? Перезагрузку пока не делал, вроде это бесмыслено т.к. старт идет правильный.
  5. Цитата(Koluchiy @ Jul 14 2010, 01:49) Проверьте, как начинается загрузка. Если следовать букве AN116 (читаю версию, не знающую о Циклон 3, но не думаю, что чего-то сильно поменялось), то загрузка должна начинаться со сброса в 0, а потом возвращения в 1 сигнала nConfig с соответствующими временными ограничениями. Кроме того, судя по времянке у Вас не реализован алгоритм рестарта загрузки, т.е. когда nStatus идет в 0, данные продолжают передаваться. А после возвращения в 1 загрузка не перезапускается, или перезапускается неправильно. Режим загрузки правильно выбран? У меня загрузка начинается с поднятия nCONFIG в 1, ожидание когда nSTATUS = 1 и затем передача даных. Да после того как nSTATUS идет в 0 а затем в 1 я nCONFIG не трогаю, пробовал ожидать когда nSTATUS будет равен 1 и потом начинал загружать файл с начала, эфект тот же. Доходит до этого-же места и снова nSTATUS = 0 .. 1. Завтра попробую еще дернуть nCONFIG хотя в мануале сказано что в принципе это не обязательно типа это такой рестарт при какойто ошибки (возможные причины ошибок не указаны). Режим загрузки MSEL[2 : 0] = 3'b0, тобишь PS norm. В общем вилы. Попробую ещё по управлять nCONFIG при изменении сигнала статуса, может и в этом дело....
  6. Цитата(Koluchiy @ Jul 13 2010, 23:37) Я извиняюсь, но не могу не спросить. До этого Вам уже доводилось грузить ПЛИСы вручную? И еще вопрос. С JTAG она нормально грузится? Нет раньше не использовал, все больше активный с EPCS. Здесь нужно было пасивный по некоторым причинам, сам интерфейс ничего сложного, обычный SPI. Но вот статус начинает срабатывать на одном и том же месте как заколдованный. Пробовал разные проекты одно и тоже. Самое что интересно нет вообще никакого описания формата rbf. В общем куда копать пока не понятно. Да с жтаг грузится нормально и после загрузки я вижу что conf_done поднимается. Пробовал разные частоты от 0,5 МГц до 5 МГц результат один и тот же. Схемотехника все в норме.
  7. Что интересно, если я например записываю вместо данных все нули то nSTATUS остается в единице и данный эффект не проявляется, т.е. похоже что дело в данных...
  8. Здравствуйте. Вопрос в общем вот в чем. Есть несколько преобразователей разных фирм (Александр, ВМП). Подается напряжение 1,5 кВ между корпусом и входом. И вот какие случае. 1. Подаем 1,5 кВ сразу на оба входа. Прибор держит 1 минуту не прошивает. 2. Подаем 1,5 кВ на первый вход (условно), второй в воздухе прибор держит 1 минуту. 3. Подаем на второй вход, первый в воздухе прибор начинает прошивать на 1-1,2 кВ. При закорачивание входов резстором в 1 кОм и подаче напряжение на второй вход прибор держит 1,5 кВ. При закорачивание сопротивлением в 150 кОм прибор начинает прошивать. Кто нибудь может объяснить данный эффект? С чем вообще может быть связано такое расхождение? Дмитрий.
  9. Аналогичная проблема была у freezy и описана здесь http://www.alteraforum.com/forum/showthread.php?t=21086 Решил он её переустановкой всей системы. Может у когото еще была аналогичная проблема и она решается не так сложно. Путь до моделсима и галка симуляции в SOPC стоит. все что описано в AN351 сделал, но он все равно не генерит mpf файл (остальные файлы есть). Попробовыал на тестовом проекте <Nios II EDS install directory>/examples/<vhdl or verilog>/ niosII_stratixII_2s60/standard там история такаяже mpf файл отсутствует.
  10. В принципе вроде можно сделать этот файл и самому тока не понятно какие сорсы включать в проект модел сима. Может кто даст файл мпф для какого нить стандартного проекта и примеров NIOS IDE? dlsh@mail.ru Спасибо.
  11. Вопрос возник в том что есть готовый модуль в квартусе компилится нормально. Компилируется в моделсим тоже успешно При попытке симуляции возникает ошибка CODE vsim work.timers_testbench # vsim work.timers_testbench # Loading sv_std.std # Loading work.timers_testbench # Loading work.intf_timer # Loading work.timers # ** Error: (vsim-8220) E:/My_Documents/Projects/Programms/Avrora_09/DevInterf/Cyclon_3/modelsim/work_prj/timers_testbench.sv(15): This or another usage of 'timer_1ms.fStart' inconsistent with 'net' object. # Region: /timers_testbench # ** Error: (vsim-8220) E:/My_Documents/Projects/Programms/Avrora_09/DevInterf/Cyclon_3/src/timers/timers.sv(36): This or another usage of 'timer.fTimeOut' inconsistent with 'net' object. # Region: /timers_testbench/timers_1ms_inst # Error loading design Сам модуль текст CODE `timescale 1ns / 100ps interface intf_timer; wire fStart, fTimeOut; endinterface module timers // -- Paramter #(parameter FREQ = 25000000, parameter DELAY = FREQ) // -- Interface ( input wire clk, reset_n, interface timer ); const int unsigned CHK_TIMER = (FREQ / DELAY); enum {Md_IDLE, Md_CNT} Mode, NextMode; int unsigned cnt; always_comb begin case(Mode) Md_IDLE: begin NextMode = Md_CNT; end /* Md_CNT: begin if(timer.fTimeOut && !timer.fStart) NextMode = Md_IDLE; end*/ default: NextMode = Md_IDLE; endcase end always_ff @(posedge clk) begin case(Mode) Md_IDLE: begin timer.fTimeOut = 0; cnt = 0; end Md_CNT: begin if(cnt < CHK_TIMER) cnt++; else timer.fTimeOut = 1; end endcase end always_ff @(posedge clk) begin if(!reset_n) begin Mode = Md_IDLE; end else begin Mode = NextMode; end end endmodule Текст тест бенча CODE `timescale 1ns / 100ps module timers_testbench( ); intf_timer timer_1ms(); reg clk, reset_n; reg fStart, fTimeOut; timers #(25000000, 25000) timers_1ms_inst(clk, reset_n, timer_1ms); always begin timer_1ms.fStart = fStart; fTimeOut = timer_1ms.fTimeOut; end // -- Generator 25 MHz always #40 clk = ~clk; initial begin clk = 1; reset_n = 0; fStart = 0; #20 reset_n = 1; #50 fStart = 1; end always @(reset_n) #1 $display($time, "timer_1ms.fStart=%b, timer_1ms.fTimeOut=%b, ", fStart, fTimeOut); endmodule Что интересно если закоментиую назначения сигналов интерфейсу то ошибка пропадет для того сигнала который закоментирован. Объясните как симулировать работу с интерфейсом.
  12. Цитата(des00 @ Apr 22 2010, 17:30) английский знаем, читать умеем ? %) вы уже вышли на уровень использования интерфейсов, а до сих пор не знаете чем присвоения к wire отличается от присвоений к переменным (reg/logic/int). А в ква SV пихали индусы, банально разрешив оба вида присвоения wire Все же не совсем понятно. Сделал попытку присвоение через .... assign timer_1ms.fStart = 1'b0; initial begin clk = 1; ... При запувске симуляции он пропускает, если я перепишу в виде .... initial begin clk = 1; timer_1ms.fStart = 1'b0; ... То выдает ошибку, ну и если заменить wire на logic то вообще ни какой ошибки нет. Что непонятно чтож ModelSim тогда компилирует даже без предупреждений, а при симулировании выдает критическую ошибку. Спасибо за подсказку.
  13. При изменение конфигурации системы в квартусе 9.1 каким образом можно изменить уже созданный BSP в Nios 2 EDS чтобы он соответствовл новой версии системы?
  14. В общем здесь что то есть не доконца понятного. Да действительно после Auto Assign Base Address проект собрался память я поставил 16к. Я его загрузи в плис. Теперь что интересно после перекомпиляции в эклипсе я пытаюсь его запустить и проект зависает не выходит в майн, хотя загрузка и верификация проходит успешно. Как только меняешь размер на 4к проект запускается выходит в маин и работает как положено на раз.
  15. Да вы совершенно правы Auto Assign Base Address все исправило. спасибо
  16. Цитата(vadimuzzz @ Apr 8 2010, 15:34) чего-чего? а кто мешает on-chip создать соотв. размера? в принципе можно поизвращаться и раскидать по разным блокам, но зачем? проще один здоровый блок on-chip memory создать с 2-портовым доступом (для мастера данных и ммастера инструкций) Сам удевляюсь вот пример когда я делаю не 4к а например 5к памяти и он выдает ошибку
  17. Цитата(vadimuzzz @ Apr 8 2010, 13:51) делайте hello_world_small, он меньше памяти жрет Да с этип проектом убрался и запустился. Прям скажем не ожидал что такая опереция занимает стока места. А вот такой еще вопрос. Можно ли указать компилятору чтобы секчию .text размещать можно в нескольких регионах. Проблема вся в том что SOPC может выделить одному региону тока 4к памяти (хотя на боруту чуть ли не все 50к памяти имеется), вот и приходится ухищряться как можно разместить программу так чтоб она убралась. Может конечно эта проблема решатеся как то элегантней, пока не знаю. Заранее спаисбо.
  18. Да я тоже думал что это оно . Мтранно вообще работает . Например добавляешь еще один блок в SOPC делаешь Generate BSP а добавленного блока как небывало. вообщем как то запутано И еще вопрос. Подключил две он чип памяти по 4к каждая. Первую отвел под bss. а вторую под .text. Исходный текст программы представлет из себы один цикл int i; int main(){ while(1){ i++; } return 0; } Так вот при попытке компиляции выдается следующая ошибка make: *** [DevInt.elf] Error 1 region onchip_memory2_1 is full (DevInt.elf section .text). Region needs to be 1076 bytes larger. Что-то заняло всю доступную память и засело в ней. В чем может быть ошибка. Настройки DevInd_bsp и SOPCприкрепил
  19. Здравствуйте. Укажите пожайлуста цену и срок изготовления ниже приведенных образцрв взятых с вашего сайта. Количество 1 шт. http://metallist.yar.ru/template/tt2/navik...nt/fg_ex_02.jpg http://metallist.yar.ru/template/tt2/navik...a_ex_3_icon.jpg С уважением Дмитрий. г. Нижний Новнород
  20. Магазин Терраэлектроника

    Достойный магазин. Достаточно неплохой выбор и совпадения наличие отображаемого товара с реальным наличием практически один в один. Один раз был казус приобретением товара в самом магазине, связано с резервированием и доставкой со склада в магазин. Вместо обещеного дня его не могли доставить два дня, но думаю это некое исключение нежели чеи правило. В общем респект.
  21. Кто встречал упоминание о таких разъемах?
  22. Цитата(tuser @ May 14 2009, 12:16) Дмитрий, пишете предложение по деньгам и срокам Отправил в личку
  23. Цитата(tuser @ May 14 2009, 01:10) Жёлтым цветом выделено то, что нужно сделать. С преобразователем 12В->3.3кВ это понятно. А вот "усилитель (умножитель) сигнала" немного не понятно. По всему раньше речь шла о ключе на транзисторах, работающих в ключевом режиме. Цитата(tuser @ May 12 2009, 13:28) Прерыватель на трёх последовательных ВВ-транзисторах. Длина импульсов от 0.5 до 500 мкс. Управление через генератор Если и сейчас под "усилитель (умножитель) сигнала" подразумевается ключ, то как мне представляется основная сложность это обеспечить импульс в 0.5 мкс особенно если частота берется 1 МГц. В силу того что возникнут некоторые сложности с закрытием ключей. Хотя если требования к закрытию ключей не предъевлять (частота например 100 кГц при импульсе в управления 0,5 мкс) то сложностей нет, но импульс напряжения на нагрузке будет конечно не 0,5 мкс. БП 12->3.3кВ по стандартной схеме ШИМ контроллер + полный мост + транс + выпрямитель. Две обратные свя по току и напряжению через оптроны (благо сейчас можно найти с развязкой на 6 кВ и выше). В общем это изделие по стандартной, обкатаной схеме.
  24. Можно пообщаться (запрос на авторизацию в аське послал). Цитата(tuser @ May 12 2009, 13:28) БП: Внешний (вне данной схемы) источник 12В постоянки, до 50A нагрузки. Соответственно 12В*50А=600 Вт. Источник разрабатывать не надо. Непосредственно в самой разрабатываемой схеме: повышающий транс, мост, кондёр, защитный диод(ы). Транс должен выдерживать случайные КЗ на ВВ-выходе на время не менее ~3 сек, либо иметь доп. защиту от КЗ. Если целесообразно, то возможна замена на ИБП. Укажите максимальный ток(мощность) на ВВ стороне. Если мощность не большая (несколько ват) то можно применить стандартные преобразователи 12В->4кВ. Немного посложнее последовательный коммутатор на транзисторах, но тоже можно.