Jump to content

    

URIK-ZZZ

Участник
  • Content Count

    24
  • Joined

  • Last visited

Community Reputation

0 Обычный

About URIK-ZZZ

  • Rank
    Участник
  1. Вроде всё на месте. [attachment=108099:CCSv4_Re..._Archive.png] и как пишут бесплатный: ЦитатаWith the release of CCSv7 all previous v4, v5 and v6 releases are free of charge. На скришноте адрес видно, там всё написано и ссылки есть. ЗЫ Чтобы не набирать. http://processors.wiki.ti.com/index.php/Download_CCS
  2. Цитата(Uree @ May 7 2017, 19:56) а для вырезов в шейпах рисую шейпы на соответствующем слое route keepout - в итоге и редактировать его можно и медь вырезана. Спасибо за совет! Попробовал - круто!!!
  3. Спасибо!!! Помогло! Я честно говоря про эту утилиту раньше и не знал. В вырезах собого смысла и нет. Просто там будут паяться клемники, типа такого: и у меня как-то было, что под ним подкорачивало. Плата будет самопал без метализации, по этому топ никак не паяется под ним и соответственно там ничего не надо. Контактную площадку не стал переделывать, просто удалю с топа в гербере.
  4. Здравствуйте!!! На плате имеется две гальванически развязанных земли, которыми заливаются обе стороны. На одной земле void в заливке вырезается без ошибок, а на другой откуда-то появляется КЗ с тру пинами. [attachment=107007:DRC_ERR_001.jpg] Никак не могу понять, где косяк. Ну вот собственно и сама плата... [attachment=107006:In_Sinxr.rar]
  5. О соединении земель

    Попробовал! Нормально всё рпботает. Немного напрягает, что футпринт с ошибкой, которая убирается уже на плате. Интересно, а если вот так сделать - это корректно? [attachment=105587:WARE_GND_03.jpg] Попробовал сделать проект, вроде не ругается, типа обманул DRC. Конечно надо, чтобы на плате было больше одного слоя. [attachment=105588:WARE_GND.rar] Вроде всё, что надо залил.
  6. О соединении земель

    Цитата(Карлсон @ Feb 9 2017, 14:23) Посмотрите эту тему https://electronix.ru/forum/index.php?showtopic=132629 Спасибо! В принципе в статье выше решение тоже самое, что и в обсуждении по ссылке - затыкание пасти DRC-у свойством NET_SHORT(ну или как указал PCBtech свойством NODRC_SYM_SAME_PIN), что бы не мешал, но реализация в статье начинается с Capture, подходит для 17.2. В 16.6 с Capture заморачиваться не надо, а всё делать в редакторах плат и футпринтов, как я понял. Буду пробовать.
  7. О соединении земель

    Что-то не получается. Возможно я не правильно понял(с английским не очень). Вот это место: ЦитатаOn each pin on the net short (SP1) you will need to Edit Property (Double click the pin) and add the net names that you wish to short separated by a colon. In this example the nets are DGND:AGND:SGND. It is recommended that for each pin the primary net is first (i.e. pin 1 the NET_SHORT would equal SGND:AGND:DGND. You also need to ensure that you also have a PCB footprint defined for the netshort part. Я так понял в схеме клацаю на пине и в редакторе свойств в Net Name через двоеточие добавляю имя второй земли. Но он вообще не даёт Net Name редактировать в свойствах пина. Ещё в примере, как я понял версия 17.2, а у меня 16.6. Может тут собака порылась?
  8. О соединении земель

    Цитата(Mikle Klinkovsky @ Feb 8 2017, 02:15) В Оркаде делают так: http://www.parallel-systems.co.uk/images/P..._Definition.pdf Спасибо! Сижу разбираюсь потихоньку.
  9. О соединении земель

    Здравствуйте! Подскажите пожалуйста как на практике реализуется такой компонент? Иногда просто избражают резистор с нулевым сопротивлением на схеме, а как выглядит компонент под это дело? [attachment=105462:GND_01.jpeg] В голову приходит только нарисовать обычный компонент(например резистор) и вместо него впаять перемычку, но хотелось бы как-то обойтись без пайки.
  10. Спасибо!!! Разобрался. У именя на вкладке Shape fill выскакивало solid, без параметров естественно и я думал, что попал не туда.
  11. Цитата(Uree @ Jan 16 2017, 23:53) Выбрать нужный шейп, на первой вкладке нужный тип заполнения и вписать в параметры нужное: [attachment=105077:Shape_Hatch.PNG] Спасибо!!! Получилось с вашей подсказкой за пол часа (окзывается надо ещё нажать Etchedit, а я всё пытался в генераледит).
  12. Цитата(Uree @ Jan 16 2017, 23:15) Ну вообще-то DRC, а не DRS, а так похоже где-то в схеме еще есть цепи/порты с таким именем. Прогоняли еще раз проверку DRC после поправок или нет? Потому как Оркад не отслеживает ошибки в схеме онлайн, только пакетная проверка через меню и маркеры висят до следующей проверки. Да вы правы DRC, проморгал. Проверку я не запускал вообще, я честно говоря и не знал, что такая есть. Сейчас прочитав ваш пост, поискал, запустил. Спасибо!!! Помогло. Всё чисто. Uree, ещё один вопросик, по другой теме. Вы мне когда-то показывали как рисовать конденсатор, вот этот: https://electronix.ru/forum/index.php?act=a...st&id=95284 и у меня много позже возник вопрос, как вы изменили шаг штриховки на шейпе? Никак не могу найти.
  13. Здравствуйте! В конце имени порта был паразитный пробел, по всей видимости случайно зацепил. Вылезли два DRS маркера. [attachment=105073:DRS_001A.JPG] Пробел в имени удалил но маркеры остались и почему-то в браузере DRS маркеров показывает аж шесть предупреждений. [attachment=105074:DRS_002.JPG] Хотелось бы от этого избавиться, но что-то ничего не удаётся сделать. Версия OrCAD Capture16.6-p005(v16-6-112D)
  14. OrCAD. Техническая поддержка.

    Цитата(Карлсон @ Nov 19 2015, 12:40) Если я правильно понимаю идеологию аллегро, то то, что Вы предлагаете - в корне не верно. Гербер на то и гербер, чтобы там были слои. Неужели так сложно сделать слои и сверловку, а потом в каком-нибудь cam-редакторе вывести на печать как надо? Зачем такие извращения? Ради ускорения процесса? Я не профессионал в разводке плат. Для себя платы делал следующим образом: Разводил в layout, делал гербер, где все слои в одном файле с открытыми центрами. Открывал в GerbTool и из него печатал только TOP отраженный и BOTTOM прямо. Остальные слои мне были не нужны, по этому мой опыт работы с гебером никакой, наверно придётся осваивать, но после того как немного освоюсь с Allegro. Цитата(Uree @ Nov 19 2015, 12:56)Если говорить о "зачем", то я изначально не понимаю, зачем использовать аллегро для плат, которые потом "сверлить вручную". Как-то у меня одно с другим слабо стыкуется... Да, знаю, недвано уже это обсуждалось, но непонимание остается. Ещё раз я не профессионал в разводке плат считайте, что для меня allegro просто игрушка. Пока делаю одновременно в Layout и Allegro - сравниваю, в allegro пока дольше, но красивее и вообще приятней. Узнал много нового. До этого несколько раз начинал осваивать allegro, ещё с 15.7 версии, но бросал, не хватало времени и наверное терпения. В этот раз стало что-то получаться, но вот упёрся в герберы. Цитата(krux @ Nov 19 2015, 13:38)для лазерно-утюговой технологии: включить нужные слои, распечатать plot сначала в черно-белый pdf для проверки, подобрать цвета в color view, - и потом на принтер. делать герберы для ЛУТ - это лишнее. Лут не использую. Мне повезло разжиться плёночным фоторезистом давно просроченный, но 0.3-0.4мм дорожки получаются . По этому с герберов печатаю негативы на плёнке, фоторезист на медь, сверху негатив ну и соответственно затем засвечиваюю. Далее химия по очереди - двууглекислый натрий, хлорное железо, щёлочь натривая или калливая, какая у химиков есть, всё равно, и затем свелить по протравленным точкам.
  15. OrCAD. Техническая поддержка.

    То есть оффициально никак - жаль. Извиняюсь, если сморозил глупость, я только начал осваивать Allegro. А может быть можно нарисовать эти точки в допустим в виде шейпов при рисовании компонента, а не на падстеке, и потом как-нибудь в гербер?