Jump to content

    

T-101

Участник
  • Content Count

    39
  • Joined

  • Last visited

Community Reputation

0 Обычный

About T-101

  • Rank
    Участник
  • Birthday 02/10/1976

Информация

  • Город
    Москва

Recent Profile Visitors

1185 profile views
  1. Это так называемый "Синоним". Объединяет две цепи в одну для редактора печатных плат и моделировщика. Находится в библиотеке Standart, если я ничего не путаю. Сам никогда не использовал.
  2. Простите, туплю под вечер. Как удалить ВСЕ тивинги на слое, не удалив при этом переходные отверстия?
  3. Нет, не рано. Вообще-то вопрос задан предельно конкретно: "Какого номинала пулл-апы используются для утяжки к питанию выводов ПЛИС во время конфигурации?". Есть необходимость к одному из таких выводов подключить резистор на "землю". Чтоб правильно рассчитать получающийся делитель нужно знать номиналы всех резисторов.
  4. Подскажите, пожалуйста, какими по номиналу резисторами утягиваются к питанию выводы ПЛИС Kintex UltraScale при конфигурации? Один делитель рассчитать надо.
  5. Подскажите, почему Allegro 16.6 плюёт на то, что я задал для определённых классов сигналов определённые слои для трассировки (на рисунке - INT1, INT2...)? Всё равно разводит во всех сигнальных слоях. Даже если я выбираю для трассировки ТОЛЬКО этот класс цепей. Провести все цепи в определённом мной наборе слоёв можно. Вручную, правда. Подскажите, что я делаю не так?
  6. Доброго времени суток. Вопрос по констрейн-менеджеру Allegro 16.6 Скажите, пожалуйста, я правильно понимаю, что группы и классы цепей, созданные в разделе Electrical, невозможно перетащить в разделы Spacing и Physical и там придётся всё создавать заново? Ест ли какой-то способ решения этой проблемы?
  7. Подскажите, пожалуйста, какой параметр в констрейнах надо подкрутить, чтоб PCB editor при трассировке перестал "вести" дифференциальную пару с такими изгибами как на фото? Слайдом это не исправляется. Размер "горлышка бутылки" соответствует параметру Primary Gap
  8. Если Вас не затруднит, поясните подробнее про механизм обновления RefDes именно в Cadence 16.6. Поиском по форуму Ваш совет не ищется.
  9. Подскажите, можно ли каким-то образом перенести цветовую схему обозначения слоёв в PCB Editor (16.6) из одного BRD-файла в другой?
  10. У меня так и сделано. Но при попытке "Swap > Function" выясняется, что на компоненте откуда-то взялось проперти "NO_SWAP_GATE". и никакого свопа не происходит. пытаюсь разобраться откуда это проперти нарисовалось.
  11. Не соображу, как сделать, чтоб в резисторной сборке можно было свопать пины между секциями (отдельными резисторами). Прописал PIN_GROUP='A'. В Allegro предлагается своп только внутри одной секции (резистора).
  12. В версии 16.6 в парт-девелопере не нашёл столбца PIN_CROUP. Так и должно быть?
  13. Здравствуйте. Кто-нибудь уже работал с новой миландровской SRAM 1663РУ1Т (или 2Т)? Есть один конкретный вопрос: В каком случае сигнал QRY "падает" в низкий уровень? В документации на сайте Миландра текст и диаграммы несколько противоречат, на мой взгляд, друг другу.
  14. Здравствуйте. Есть у меня проблема. Развожу плату (многослойка, 10 слоёв из них 7 сигнальные). Проектирую в Allegro PCB 16.5, а развожу трассы в Specctra. И вот из приблизительно 2500 связей Specctra примерно 50 связей не разводит. Совсем. Одни и те же. Даже если я развожу их первыми на пустой плате. При этом вручную эти цепи разводятся "на ура". С чем это может быть связано?
  15. Цитата(vitan @ Feb 4 2010, 19:04) Странный вопрос. При этом Вы на него еще и сами ответили двумя строками выше... Если бы процессор IDT реагировал на сигналы JTAG так же, как и остальные микросхемы в цепочке - мой вопрос действительно выглядел бы странно. Но если реакции IDT отличаются от реакции других микросхем на сигналы JTAG, то логично предположить, что внутри TAP IDT что-то устроено иначе, чем везде. Цитата(vitan @ Feb 4 2010, 19:04) Там оказалось нужно правильно проинициализировать контроллер TAP. Это можно было сделать только в процессе подачи питания. Спасибо за идею. А можно с этого места подробнее? Заинтересовало. "В процессе подачи питания" - это значит в тот момент, пока процессор стоит под первым (по времени) сбросом? К сожалению, в документации, которой я располагаю, не указано минимальное время нахождения TRST в "0". Какая цифра была в Вашем случае Собственно, возвращаемся к первому вопросу темы: "Как надо управлять сигналом TRST?"