Offtop.
Если не требуется BGA корпуса в топологии, супер миниатюризацию, проекты не большие и не нужно отчетность в виде кучи бумаг, а нужен результат, то в вакансии ничего сверхъестественного не приводится.
Данные навыки имеют значительное количество железячников с опытом работы в несколько лет.
Тут даже знание ПЛИС не требуется.
Разбег фаз двух генераторов посчитать не проблема. :)
Но ТС нужен момент, когда это произойдет. А чтобы предсказать момент, когда будет лишний так, такой формулы наверное нет.
Мне кажется вы делаете очень противоречивые заявления.
Вам бы лучше выяснить какие параметры бывают и какие требования у вас.
А то вы на этапе испытаний будете сидеть красный как помидор.
Это не мой код, а стороннего разработчика.
Не знаю в чем магия, но замена этого:
wieght_in_mod <= func_modul(wieght_in);
sign <= wieght_in(wieght_in'high);
process(clk)
begin
if (clk'event and clk ='1') then
if reset = '1' then
wieght_out <= (others => '0');
elsif ( wieght_in_mod >= max_LLR_abs ) then
wieght_out <= func_real_value(max_LLR_abs_vector,sign);
else
wieght_out <= func_real_value(wieght_in_mod(max_LLR_abs_vector'high downto wieght_in_mod'low),sign);
end if;
end if;
end process;
на это
process(clk)
begin
if (clk'event and clk ='1') then
if reset = '1' then
wieght_out <= (others => '0');
else
if wieght_in(13)='0' then
if wieght_in(12 downto 8)="00000" then
wieght_out <= wieght_in(weight_size-1 downto 0);
else
wieght_out <= "0011111111";
end if;
elsif wieght_in(13)='1' then
if wieght_in(12 downto 8)="11111" then
wieght_out <= wieght_in(weight_size-1 downto 0);
else
wieght_out <= "1100000000";
end if;
end if;
end if;
end if;
end process;
сделало поведение IP ядра на V7, аналогичным симулятору и V6. Может проблема с либами или еще с чем-то.
Если кто сможет объяснить, буду очень рад. :)
