Jump to content

    

Tpeck

Свой
  • Content Count

    376
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Tpeck

  • Rank
    Местный

Recent Profile Visitors

3658 profile views
  1. Кодируют кодами - блоки. 1 бит кодировать кодами смысла нет. ИМХО, выбираете две последовательности ортогональных между собой, а если есть возможность следить за фазой, то с коэффициентом корреляции = -1. И все. Про характеристики канал вы тактично умолчали, посему считаю, что АБГШ :) В противном случае, необходимо последовательности подобрать - с учетом канала.
  2. BGA0.4 9x9

    На текущей момент нет такой потребности. Просто для общего развития, ведь для этого данный форум и существует? Если не хотите, то можете не писать.
  3. BGA0.4 9x9

    Немного offtop. А как осуществляете оплату? Как забираете товар?
  4. если я правильно понимаю, то это переходная характеристика фильтра. От переходной характеристики не избавиться.
  5. Добавлю еще чутка. Если LVDS в режиме DDR, то времянки будут более строгие, чем для CMOS. А можно развести LVDS как независимые проводники. А потом попробовать оба варианты :)
  6. Ну так вы на вход подаете вектор размерностью 1. На выходе вам вернулся вектор размерностью 1 умноженный на 1-й коэффициент передачи вашего фильтра = 0.2. Остальные 4 коэффициента вы не используете, если подаете вектор размерностью 1.
  7. После какого количества микросхем, сумма на их производство будет линейно возрастать от их кол-ва? Это понятно, что микросхемы надо массово производить. А как делают в жизни. Заказали на производстве опытную партию. В ней нашли ряд багов по вине создателя RTL, для коррекции этих багов, надо весь техпроцесс заново запускать (тратить те же 20 млн), или это гораздо дешевле уже будет?
  8. Спасибо. Это похоже на то что надо. Только более заморочено, чем в ISE. Буду пробовать. Спасибо.
  9. Извините за оффтоп. А если хочется попробовать изготовить цифровую микросхему тиражом в несколько десятком штук. Объемом примерно в 1000 lut Virtex6 и десяток BRAM 16 на частоте 150 МГц. По технологии 0,18 мм в какую цену это может вылиться? Или подскажите где можно почитать про маршрут проектирования. Только тут встречал какое-то описание процесса производства. Спасибо.
  10. Здравствуйте. Пришло время запускать разные стратегии. В ISE было просто. Вызвал из GUI, нажал run и готово. А как дело обстоит в Vivado? Если я правильно понял в процессе поиска, то в ней такой приятной фичи нету. Неужели, для каждой стратегии в implement необходимо создавать свой отдельный проект? Или я ошибаюсь. Спасибо.
  11. Если у Вас АФЧХ кривая в полосе поднесущей, то ортогональность между ними может потеряться. А если это не так, то какой смысл в OFDM тогда?
  12. Шарик дает АБГШ, а такую картинку может дать межсимвольная интерференция (потеря ортогональности между поднесущими) из АФЧХ. Возможная причина в том, что полоса неравномерности АФЧХ меньше, чем полоса вашего частотного бина. Хотя я могу и ошибаться. Как вы будете согласовывать постоянное напряжение с выхода ЦАП, со входом АЦП? Или питание АЦП и ЦАП у вас двуполярное?
  13. Лучше сделайте перенос на ПЧ. В противном случае, вам придется согласовывать уровни постоянных напряжений между платами, придумывать как правильно снять сигнал с ЦАП, как подать его на АЦП.
  14. А какой в них смысл, если есть VU3P, VU5P, VU7P, VU9P, VU11P, VU13P, VU27P, VU29P? Раньше увеличение числа в имени подразумевало увеличение ресурсов, тут это справедливо только до VU13P, а потом все кристаллы имеют либо сравнимые, либо меньшие ресурсы. ИМХО, только путаница появляется.
  15. Немного offtop. Для перехода из одного SRL в другой поставили axisc_registr_slices. И что бы вы думали? Она сделала вот такую схему (см. рисунок) и отправила из нижнего SRL в верхней. Там сигнал поступает на триггер, но это не помогает. В итоге частота меньше 350 МГц. PS То уровень формируется в блок дизайне. Плис забита процентов на 20-30.