Jump to content

    

DSIoffe

Свой
  • Content Count

    1739
  • Joined

  • Last visited

Community Reputation

0 Обычный

About DSIoffe

  • Rank
    Дима
  • Birthday 03/18/1960

Контакты

  • Сайт
    http://www.dsioffe.narod.ru
  • ICQ
    313263348

Информация

  • Город
    Санкт-Петербург

Старые поля

  • Vkontakte
    http://vk.com/dsioffe

Recent Profile Visitors

7161 profile views
  1. Это теперь она такое, а в моё время это был булевский оператор :) И не надо было думать, как она работает для каждого типа. Ага, принёс 89 строк кода. Не переломился :) Стандартные носить тяжелее :)
  2. Потому что not - это про булевский тип, где только два значения, а про std_logic - это упрощение жизни, и где-то описано, как именно оно реализовано, и надо знать (и помнить), как именно, чтобы иногда не наступать на загадочные грабли. После общения с пакетами numeric_std и прочими я написал себе преобразования из натуральных чисел в std_logic_vector и обратно, и с тех пор в заголовках текстов на VHDL у меня не бывает чужих пакетов, кроме ieee.std_logic_1164 :)
  3. Проще. Но не люблю писать not про std_logic :) И мне проще воспринимать мой вариант примерно в 23 часа с выключающимся мозгом...
  4. Спасибо! Ведь полдня на это таращился.
  5. Здравствуйте все! Я хотел получить из входных импульсов парафазный сигнал. Написал вот такой код: library ieee; use ieee.std_logic_1164.all; entity when_test is port ( clock: in std_logic; outp: out std_logic; outn: out std_logic ); end when_test; architecture behavioral of when_test is begin outp <= clock; outn <= '1' when clock = '0' else '1'; end behavioral; Инверсию я сделал с помощью оператора when - else. На том месте, где я хотел получить инверсный сигнал (outn), постоянный высокий уровень. Подскажите, пожалуйста, где я ошибся? На всякий случай прикладываю проект для Questa Sim. Заранее признателен. when_test.zip
  6. Люди добрые, мне эта идея очень нравится. Объясните, пожалуйста, что в ней плохого? Не в экономии же площади дело?
  7. Это давно уже, я даже не помню, когда было иначе, и было ли. А в каждой новой версии что-то лучше, чем в предыдущей, хотя и глюки новые :)
  8. Не помогает :( Занятно, что после выделения цепи Shift+S перестаёт работать. У меня AD 20.
  9. Здравствуйте все! Пользуюсь перекрёстной подсветкой (cross probe). Выделяю цепь на схеме - эта цепь подсвечивается на плате. Хорошо. Мне надо видеть только один слой, и подсветку цепи - только в нём. Altium же подсвечивает проводники выделенной цепи во всех слоях сразу, как ни отключай остальные слои. Можно ли как-то уговорить его подсвечивать нужную цепь только в одном слое? Заранее признателен.
  10. Здесь про это много писали в теме для начинающих. У меня тоже было такое. Вылечилось переходом на 18-ю версию, 64-разрядную, там перенос между экранами работает правильно. Вплоть до 20й проблем не наблюдаю.
  11. И, если можно, ещё вопросы. Уважаемый des00, на Вашем рисунке виден некий переходный процесс запуска PLL. И импульсы с PLL идут недолго. У меня сначала тоже так было. Но потом я убрал сообщение о том, что The frequency of the reference clock signal differs from the specified frequency (120.0 MHz), а именно, сделал период тактовой частоты в проекте 8.3333333 ns вместо 2 нс, которые изначально стояли от балды. Теперь модель работает неограниченное время (я пробовал до 500 мс), но этого переходного процесса нет. Прикладываю рисунок. Скажите, пожалуйста, этот переходный процесс отражает что-то реальное, или это какая-то ошибка? Если оно реальное, то как его вернуть? Заранее признателен. И ещё: насколько нужен ключ novopt? Questa Sim угрожает увеличением времени моделирования при использовании этого ключа.
  12. Огромное спасибо! Я вставил ровно то, что было написано в Вашем совете :( Ибо не понял то заклинание. Теперь понимаю: Intel переименовал мегафункцию в PLL Intel FPGA IP v18.1, но не вписал новое имя в файл lst. Я взял новое имя мегафункции из файла vhd, который сделал Quartus, и вписал его как ещё один alias в lst, и заработало. А в родном файле lst расписаны alias-ы аж до несуществующей версии Quartus 20.1, и все под старым именем, <ALIAS>Altera PLL v20.1</ALIAS>. Тьфу. И даже трудно винить Intel: разве уследишь в огромной фирме за каждым файликом из многих тысяч. Тут без стакана форума не разобраться. И ещё раз огромное спасибо. Правильное место, я мог бы и сам догадаться :(
  13. Огромное спасибо! Работает! Теперь понять бы, почему для моделирования нужны именно эти файлы? Не подскажете, где про это можно прочитать? В частности, про файл vho? Спасибо! Теперь и для меня оно разумеется :) Эх, академиев мы не кончали :(
  14. Прошу прощения, тут довольно хитрое устройство. Получается так: любой проект видит сверх некоего базового набора только те библиотеки, которые есть в файле mpf. Скомпилированные библиотеки в этот базовый набор не входят, сколько ни пиши их в корневой modelsim.ini. Но: при создании нового проекта в файл mpf добавляются все добавленные мною пути к скомпилированным библиотекам, которые есть в корневом modelsim.ini. И вот тогда они попадают на закладку Library. В старых mpf этих путей не было, потому они и не отображались и не работали. А в новых проектах, созданных уже после редактирования корневого modelsim.ini, всё есть.
  15. Прикладываю. Спасибо. pll.zip Сделал. Вставил эту строку последней, перед закрывающим тегом </INFO>. Не помогло :(