klop

Добрый день. Подкажите пожалуйста какойнибудь тул позволяющий производить манипуляции с SDF (удлинить пути, вырезать инстансы и т.д.). К сожаленю есть тулзы для которых это необходимо. Заранее спасибо.

А как можно автоматизироать если не секрет? Заранее спасибо.

Добрый день, Недавно попробовал поиграться с AVR Studio версия 4.хх в части установки различных типов Breakpoint. И не нашел где поставить 1. Breakpoint по Change Flow 2. Маску для адреса для BP по доступу к I/O Точно помню что в AVR Studio 3 это работало. Вопрос такой : какую версию(из старых) AVR Studio надо найти что бы эти фичи были. Заранее спасибо.

А как ето увидеть? В версиях 10-11 работает или нет? Только для CPLD или нет?

Добрый день, Скажете а что нибудь кроме Altera MAX+PLUS может в репорте выдавать logic equations вида y = (~a & B) | c Заранее спасибо.

Доброго времени суток. Ну хоть посоветуйте в какую сторону копать :cranky: Заранее спасибо.

А как там регистрироваться. Если кто знает какие то хитрости при регистрации. Пытался несколько раз. ИЕ выкидывает ошибку. ФаерФокс виснет. Заранее спасибо.

Доброго времени суток. Собствено есть такой документ: Strength-reduced parallel Chien search architecture for strong BCH codes Суть вроде бы ясна - замена кучи умножений (в поле Галуа) и последующее сложение на сдвиги + сложение + одно умножение. Однако непонятно в каком поле делать это одно умножение и на что собственоо умножать. Заранее спасибо.

Собственно надо сгенерить encrypted .ngc для того что бы дальше етот encrypted .ngc мог быть использован в других ISE проектах. (Вроде бы в таком виде Gaisler поставляет FPU для своего LEONa) . Заранее спасибо.

Если попытаться скормить ModelSim либу созданную QuestaSim, будет ли работать??? Заранее спасибо. P.S. Если не тяжело киньте ссылочкой по данному вопросу.

При использовании TFT-LCD A070VW04 (изготовитель AUO) возникли проблемы с формированием дополнительных напряжений (референсов насколько я понял). Предложенный в datasheet "Sugested Application Circuit" уж очень немаленький. Если кто то уже игрался с этим дисплеем порекомендуйте как можно упростить етого монстра. Заранее спасибо.

Собственно интересует вот ето: http://www.ecctek.com/bin_bch_nand_flash.html

Порекомендуйте пожалуйста подробный документ по BCH. Паралельный(вход 8 или 16 бит), аппаратный. Заранее спасибо.

Я думаю вам надо либо тыкать вашу плату в слот видеокарты(обычно идет на северный мост) или икать что то отличное от ПС.

Попробуйте вот такой код. VHDL писать лениво. always@(posedge clk) begin if(en) q <= d; end

Найдите родной документ по УАРТУ. Будет он я думю Синопсисовским (можно и не найти) или АРМовским или может быть даже МЕНТОРовским(сомневаюсь). А совместимость с 16х50 вещь для корок относительная. У того же Синопсисиса хоть и заявлена но имеется пара-тройка мерзких деталей.

Mojet i ne po teme no glyan'te chto u Vas tam s IO standartami u Ciclona.

Скорее всего действительно подойдет. Но учитывая что ето кондюки из цепей данных PCI-Express я бы постарался найти кондючки рекомендованные для етого интерфейса. Реально отдебажить проблему можно только имея PCI-E анализатор который весьма недешев. P.S. Для удивляющихся наличию кондюков в PCI-E. Ну ребята Вы же инженеры и инетом пользоваться могете. Можно ж погуглить что то типа PCI-Express TXD+ TXD- (TXDp TXDn) capacitor. И лицезреем например PHY.03.01#05 An AC coupling capacitor in the range of 75-200 nF must be used on Yes __ No __ the transmitter side of each lane of a link

Все будет зависить от LSU выбранного проца. Если там есть нормальный кэш контроллер то и будут WRAP bursts. Если нет или кэш выключен то одиночные. Могу сказать что MIPS 4 c выключенным кэшем на 22 MHz даже uboot грузит ооооооочень долго :crying:

Пацтулом Юники - точная копия советской навучно исследувательской помойки в которой никому ничего не нужно. С таким же успехом в сотрудничестве с разведкой Китая можно связать 99% существовавших в совке ниститутов. НО. Есть (была) одна деталь - фаб. Шатлы уходили регулярно. Следоватьльно при определенном везении человек с идеями (я имею в виду RTL а не манию величия) мог кое чего достичь. Что касается микросхем то насколько я знаю реально до стадии производства ничего доведено не было. Тем не менее мне кажется что если заказчик очень чего то захочет (и будет твердо знать чего он хочет) то эта шарага раздолбаев его кое как удовлетворит. :crying:

Улыбнуло. Извините у меня род деятельности такой - проверять(прототипировать) проекты на FPGA перед тем как они на фаб уйдут и поправить уже будет ничего нельзя. Соответственно и RTL различных ядер у меня перед глазами постоянно. Впрочем я уже понял что доказать вам что либо нереально. P.S. В моем документе написано английским по белому что все регистры работают по фронту. Page 3 Table 1.

Извините если не в тему но мне всегда казалось что когда говорят Атомарная операция относительно АРМ архитектуры то подразумевают SWP(SWPB) и только. Только ета инструкция покрытая HLOCK на AHB будет гарантированно атомарная.

Вы удивитесь но ето так. И самопальные AVR у меня в столе лежат уже года 4. В их ядре falling edge не используктся и количество тактов на иструкцию полностью совпадает с оригиналом. Но вас же это все равно не убедит :crying: Впрочем- Any register in the core will update its contents only on the positive edge of cp2. doc0890.pdf

О сколько нам открытий чудных.... :07: Простите где ? С тех пор как перестали использовать latch работа по двум фронтам не в почете. Вникните в разницу межде ARM7TDMI и ARM7TDMI-S например. В нормальной RTL team за работу по двум фронтам (вне специально оговоренных мест которые обычно расположены поближе к ногам чипа) дают по шее(так же кстати как и за latch). Загляните кстати в RMM. Ответственно заявляю и в AVR и в ARM (который -S) и в MIPS например 4K(лень рыть доки и искать были ли MIPS на latch но по моему не было) используется только rising edge.

Ну ето Вы загнули. Там внутри ядра все по rising edge выполгяется.