Constantin

А что, правило "Hole - Track" не работает как надо?

В Polygon Manager'e изменить Pour Order, в большинстве случаев Auto Generate отрабатывает корректно, расставляя порядок от меньших к большим.

Именно для этого и мне полезен. Да и вообще я люблю полигональную топологию где это возможно... Раньше пользовался утилитами от http://www.desktop-eda.com.au, но там много лишнего.

Для меня - точно есть :-) Текучка так и не позволила освоить скрипты - а тут такой стимул :-) . И методика настройки клавишных сочетаний, установки скриптов сам по себе полезна. FilletObjects уже использовал, у меня это точно будет востребовано. GridOffOn - в 21-м видимость сетки отключается только после переключения на другую. Да, я заменил LayerIsDisplayed[79] -> LayerIsDisplayed[80] и во второй части if оба слоя - True. Без этого срабатывало только один раз - выключало видимость. Все представленное рассматриваю как стимул включить собственный мозг и подумать над своими типовыми задачами :-) Посмотрел 3d модели - разве не лучше их сразу создавать в плоскости XY, чтобы в Altium не приходилось доворачивать? Ну, и заморочка с CircuitWorks наверное на сегодня не актуальна...

Это у меня под запретом уже давно, после непредсказуемых глюков при переносе.

Могу, залил, но зачем - не знаю :-) demo.rar

Отключается, в Preferences "Pin Direction".

Это просто еще одна демонстрация того, что Plane может и имеет смысл - но только если цепь одна на весь слой. Лучше, гибче и меньше шансов получить нежелательный результат - выполнять все в сигнальных слоях полигонами.

Я всегда поступаю одинаково - в состоянии проекта, достойном сохранения (например, ушел в производство) собираю его средствами Project Packager, имею архив с датой. Сейчас конечно хочется перейти на Concord, но это надо найти время, деньги, других простимулировать :-)

Изучить состав меню Tools - Convert, почти всегда помогает.

Place - Keepout, а уже его можно ограничить слоем и типом объектов.

Есть, но чуть припрятана...

Зона запрета еще называется Courtyard - это тонкий зеленый контур, присутствующий вокруг резисторов и дросселя и похоже отсутствующий у других компонентов. Если его во-первых, корректно создать для всех компонентов и размещать их так, чтобы эти контуры не пересекались, то при условии нахождения шелкографии внутри - она автоматически никогда не будет накладываться на соседнюю.

Если разъем всегда (или чаще) стоит на краю платы - изменить рисунок в слое шелкографии, если это единичный случай - снять блокировку с примитивов компонента и удалить/подвинуть элементы рисунка.

Вопрос сформулирован витиевато, но думаю что достаточно в разделе правил Manufacturing указать допустимость Silk To Silk Clearance быть равным нулю. Не самая лучшая затея, но если очень хочется.... Наверняка останется ошибка отсутствия зазора между шелкографией и площадками L23, L24.