Ed2000
-
Posts
156 -
Joined
-
Last visited
Content Type
Profiles
Forums
Calendar
Posts posted by Ed2000
-
-
Прошло 7 лет. Появились ли новые курсы ASIC Cadence?
Посмотрите (ежегодные мероприятия):
https://electronix.ru/forum/index.php?showt...hl=cad.mephi.ru
В программе тренинги. Значит есть материал.
-
А что есть на русском по проектированию в Cadence интегральных схем? И есть ли вообще?
-
О! всем спасибо!
А что опыт говорит? с кем лучше работать? с нашими или с импортными?
У нас тут мнения разошлись) начальство в "наших" не очень верит... )) верит в импортных, но тут дополнительные трудности с коммуникациями как мне кажется...
Но в целом я понял. Будем контактировать со всеми видимо...
Смотря что делать и для каких целей.
-
Казалось бы вопрос актуальный, а тема остановилась в 2011 г. и похоже никто и нигде свои проекты больше не делает.
Интересно а в каких передовых технологиях сейчас работают россияне?
-
-
RE to: Кто нам может помочь?
Если вопрос актуален -- обратитесь на кафедру Электроники МИФИ
см. asic.mephi.ru.
Они этим (FPGA to ASIC) занимались.
Привет!Имеем проект на Альтере ария5.
используем в проекте:
- Hard PCIe;
- Hard DDR3;
- Гигабитные трансиверы на скоростях до 5Гбит/с (12 шт.);
- много выводов (6хх);
- 190 т.л.я.
Встала задача о переносе в СБИС. Сами технологией не владеем. Имеем исходники для ПЛИС. Тестовое окружение. Тесты. Даже стенды есть)
Вопрос:
Как нам провернуть это дело? Кто нам может помочь? Сколько это будет стоить? Сроки реализации? Что надо от нас?
Вопрос безумный немного для форума. Но пока идет этап прикидок - можно))
Спасибо !!!
ААААА
и еще!
Так как живем не последний день) есть шанс, что такое повторится! Вопрос: Что нам надо учесть в следующем проекте для ПЛИС, чтобы перенос в СБИС был почти автоматическим?!
-
Методы и средства моделирования и автоматизированного синтеза элементов аналого-цифровых интегральных микросхем: Сб. лабораторных работ / Э. В. Аткин, Ю. И. Бочаров, В. А. Бутузов, Ю.А.Волков, А.А. Куксов, Е.З. Маланкин, Д. Л. Осипов, А. Б. Симаков. – М.: НИЯУ МИФИ, 2012. 56 с.
Сборник включает четыре работы, посвященные моделированию элементов аналоговых и аналого-цифровых интегральных микросхем, а также ознакомлению с методами синтеза цифровых микросхем с использованием средств автоматизированного проектирования компании Cadence и библиотек КМОП элементов с проектными нормами 45 нм. Сборник лабораторных работ предназначен для студентов, обучающихся по программам подготовки специалистов и магистров по направлению «Электроника и автоматика физических установок».
см. Работа 4. Маршрут проектирования цифровых микросхем ..........38
-
А что-нибудь сдвинулось за прошедшие 2 года?
-
Для создания fabless-центра проектирования преимущественно аналоговых микросхем...
подскажите пожалуйста минимально обязательный набор контрольно-измерительной техники, которой целесообразно оснастить такой центр.
Бюджет для покупки -- 10-15 млн. руб.
Спасибо за любую полезную информацию ...
-
Прошу прощения, праздники и подготовка к ним совсем замотали
Вот файл, как обещал
Подскажите удалось ли разобраться, а то я тоже решил настроить DP?
Может есть где концентрированный документик типа how to?
-
Если ваше предложение в силе дайте мне вход в sonsviri.
Постараюсь быть активным юзером...
ссори вас не увидил, ткул вам на инвайт.P.S. Дам на Sonsivri инвайт любому из местных, кто подходит под эти требования:
1. Здесь в группе свой и выше =)
2. Более 125 постов здесь
3. Пообещает, что будет там активным пользователем :)
-
Планируется ли какое-либо следующее мероприятие?
-
Все время использовал Cadence 5141. Вот решил помоделировать в Cadence 6.15. И столкнулся с такой проблемой: запускаю моделирование в ADE XL, никаких ошибок не выдает, складывается ощущение, что моделирование запустилось, но подождав несколько минут, в ciw появилось сообщение:
INFO (ADEXL-2107): Job 0 timed out while pending after 300 seconds
Timeouts are generally caused by a simulator nonconvergence or legitimate runtime.
Timeout duration can be modified in the 'Job Policy Setup' dialog. For no timeout, enter nothing
В ADE L все работает. В среде Cadence 6.10 такой проблемы не было, xl запускалось после того, как прописал в .cdsenv переменную adexl.icrpStartup. Подскажите, что сделать, чтобы можно было моделировать в xl и gxl.
Спасибо за ответы.
Пробовали моделировать скажем простейшую RC-цепочку? Или результат не зависит от сложности схемы?
-
Это конфиденциальная информация, но, по традиции, в 2-3 раза выше, чем на 28nm.
А есть ли организации из РФ, которые имеют официально киты на технологию лучше 40 нм?
Не знаете ли что об этом?
-
RHEL6+IC615+MMSIM
При выделении любого элемента или группы онных в окне Schematics
почему-то автоматически не обновляется экран. Каждый раз для прорисовки нужно нажимать "горячую" клавишу "F".
Чем это вызвано и как с этим бороться?
Кстати, хотел сделать screenshot (снимок экрана через меню Schematics - File- Export Image) и разместить его в теме, однако в результате в самом файле снимка все ОК (нет не прорисованных мест).
Удалось сделать screenshot с помощью RHEL (стандартной Gnome-утилитой) -- см. прикрепленный рисунок
В середине прямоугольная черная зона -- это то, что было выделено для редактирования.
-
Доброго времени суток,
Есть дизайн крипто-сопроцессора в Spartan6 LXT150 FPGA. В чипе 180 тысяч логических блоков и триггеров. Дизайн использует около 90% ресурсов. Как перевести эти цифры в гейты - не знаю. Из самой быстрой FPGA удается отжать частоту порядка 250 мегагерц, вендор X согласился продавать микросхемы немногим дешевле их розничной цены на Digi-Key, что практически убило возможность успешного коммерческого использования девайса на этом чипе. В качестве выхода из сложившейся ситуации рассматривается переход на ASIC. Ожидается, что тактовая частота будет не хуже 450 мегагерц, а стоимость готового чипа сравнимого объема не выше $15 в партиях до 10 тысяч штук.
В качестве варианта рассматривается eASIC. У них там есть некая акция вида - $45к - 45nm - 45 девайсов на выходе. Это предложение включает полный цикл НРЕ и 45 самплов на выходе. К сожалению, опыта проектирования ASIC у меня нет совсем. Есть значительный опыт проектирования FPGA, но здесь он применим слабо. Хотелось бы понять, какие трудности ожидают на этом пути, реальны ли частоты и цены на чипы и с чего надо начинать.
Заранее, спасибо всем :)
К сожалению с некоторой задержкой (фактически только сегодня) увидел эту тему... Внесу небольшую лепту (пару абзацев) в обсуждение на основе имеющегося опыта. Возможно кому-то будет полезно.
Во-первых, лет пять назад пришлось решать задачу замены быстрого ПЛИСа от Xilinx (сделанного по КМОП 90нм) на заказной чип по КМОП технологии 0,35 мкм. Результаты исследований на конкретном цифровом проекте показали лучшие параметры заказного варианта. Так, по быстродействию выигрыш был примерно в 1,5 раза. (Следует конечно помнить, что результат будет сильно зависим от типа схемы.)
Во-вторых, сегодня современные ПЛИСы могут работать с внешними тактовыми частотами 200-300 МГц (м.б. даже выше), в то время как заказные технологии (уровня 45-180 нм) с внутренней логикой, тактируемой в 1,0-1,5 ГГц (м.б. даже выше). Вместе с тем для последних важно решить вопросы создания (или использования стандартных IP) интерфейсов, которые в основном и будут определять быстродействие. С переходом на нанометровые технологии ограничивающим фактором становятся большие утечки, а для "старых" технологий (например 180-350 нм) потребляемая мощность. Экономика при мелкосерийном производстве (не путать с прототипированием!), как правило, на порядок оказывается лучше у заказных чипов, чем у ПЛИС. (Если конечно забыть, что есть шанс "запороть партию" заказных из-за ошибок при проектировании или процесса изготовления).
-
Думаем над тем, чтобы заказать разработку специализированной ИМС. До этого никогда с этой областью не связывались и хотелось бы оценить порядок стоимости этих работ.
ИМС представляет собой набор из 50 пар ключей, каждый из которых коммутирует нагрузку на +14В и на -8В. Нагрузка индуктивная, ток через ключ может достигать 1,2а на время не более 2мкс.
При этом необходимо добиться минимального сопротивления открытого ключа и достаточно высокую скорость переключения с целью максимально снизить тепловыделение.
Понятно, что без нормального ТЗ и его совместной проработки что-либо определенное сказать сложно, но все же задам следующие вопросы:
-Порядок стоимости разработки + изготовление 2 опытных партий: сначала 15шт, позднее (если не будет замечаний) 420шт.
-Ориентировочная стоимость 1 шт при партиях около 5тыс. м/с в год.
-К кому в России или Белоруссии лучше обратиться с данной работой?
...
В любой центр проектирования, можно во внепроизводственный (от англ. fabless), у кого есть выход на соответствующую фабрику (скорее всего зарубежную). Перечень ДЦ можно найти в интернете...
-
Thanks for the reply.
Firstly I do not have any problem with IC5141 at RHEL5.
But that is not a case for the Neocell.
Did you try to use Neocell in RHEL5?
common problem after install IC5141 in REHL5 OS,"missing libxx... ..".
This is due to RHEL5 not install all necessary rpm for the IC5141.
Solution: get your RHEL5 DISC and find the following rpm
compat-libf2c-34-3.4.6-4.i386.rpm
compat-libf2c-34-3.4.6-4.x86_64.rpm
compat-libstdc++-296-2.96-138.i386.rpm
compat-libstdc++-33-3.2.3-61.i386.rpm
compat-libstdc++-33-3.2.3-61.x86_64.rpm
libXp-1.0.0-8.1.el5.i386.rpm
libXp-1.0.0-8.1.el5.x86_64.rpm
libXp-devel-1.0.0-8.1.el5.i386.rpm
libXp-devel-1.0.0-8.1.el5.x86_64.rpm
ncompress-4.2.4-47.x86_64.rpm
openmotif22-2.2.3-18.i386.rpm
openmotif22-2.2.3-18.x86_64.rpm
openmotif-2.3.1-2.el5.i386.rpm
openmotif-2.3.1-2.el5.x86_64.rpm
openmotif-devel-2.3.1-2.el5.i386.rpm
openmotif-devel-2.3.1-2.el5.x86_64.rpm
copy those rpm into your system and do the install.
Assume you put those rpm files into /tmp/rpm direcotry. do the install as follows:
"rpm -i /tmp/rpm/*rpm"
After the rpm installed, you shall not have any problem to use IC5141.
If you have above rpm install, you also shall not have any issue to run any CADENCE or SYNOPSYS tools.
-
жаль, что я учусь не на кафедре электроники и микроэлектроники(((
В МИФИ нет кафедры с таким названием.
-
Добрый день.
Интересуют забугорные форумы или просто доски объявлений (примерно как "Ищу работу" на электрониксе) для эмбеддеров.
Ну то есть где можно было бы разместить объявление в духе:
"Я, Вася Пупкин, паяю, лужу, программирую, ищу фриланс по данной теме."
Посмотрел некоторые форумы, упоминавшиеся в этом разделе (едабоард и пр), но там такая практика вроде как не сложилась.
Если у вас есть что-нибудь подобное на примете, поделитесь пожалуйста.
Заранее благодарю.
Посмотрите
-
У Вас 7k$ за какую площадь?
А я прикидывал по цене 5х5 мм. кв.
Сам на хFAB не гонял. Знакомые говорили, что там дороже выходит. И запусков по RF типа всего парочки в год.
Ну, кому-то подходит, и славно.
Для сравнения привожу цены Europractice по прототипированию маленьких и больших чипов соответственно:
www.europractice-ic.com/docs/MPW2011-miniasic-v5.pdf
www.europractice-ic.com/docs/MPW2011-general-v5.pdf
-
В МИФИ этим занимаются, http://www.spels.ru
Я бы дополнил список по МИФИ кафедрой "Микроэлектроники", кафедрой "Электроники", Ускорительной лабораторией и Исследовательским реактором.
А вообще испытаниями на радстойкость занимаются и в Дубне и в Протвино и пр.
-
Скачать не сумел. "Говорят" нет доступа. Если не трудно, скиньте на http://www.webfile.ru/ и дайте сдесь ссылку.
OK. --> http://www.webfile.ru/1207920
Мне кажется упомянутые книжки слегка устарели...
-
Что лучше в Вашем случае и именно для конкретной (гарантированно радиационностойкой) технологии изготовления, Вы узнаете только после компьютерного моделирования, имитационных испытаний, моделирующих испытаний и :-), натурных испытаний как минимум 5-ти вариантов реализаций. Учтите, что нередко по данной тематике в литературных источниках прет дэза. Обратите внимание на публикации Агаханяна Т.М.
Радиационные эффекты в интегральных микросхемах [Текст] / Под ред. Т.М. Агаханяна. - М. : Энергоатомиздат, 1989. - 253 с. : ил. - Библиогр.: с.242-251. - 3-20 р.
Микроэлектроника [Текст] : науч.журн. - М. : Наука/Интерпериодика, Изд. с 1972 г. - . - ISSN 0544-1269. 2004г. т.33 № 2 Агаханян, Татевос Мамиконович. Моделирование радиационных эффектов в интегральных микросхемах / Т.М. Агаханян. - С.85-90
Я бы добавил для общего образования следующий доклад (Дубна, ноябрь 2010):
www.d-instruments.ru/materials/Popov.pdf
НИЯУ МИФИ совместно с компанией CADENCE проводит очередной научно-методический семинар и школу по проектированию интегральных микросхем
in Объявления пользователей
Posted · Report reply
Подскажите, а где можно ознакомиться с программой?