Джеймс

Так а какая дальность получилась? : )

Вообще максимальная скорость на 3,3 вольтах, которую мне удавалось получать это ~23 Mбайт/сек, но хотелось бы больше. @djhall Ого, если не секрет, - могли бы сфотографировать карточку? (не срочно)

Извините, "ответ" не по теме. На 3.3V можно работать на частоте 50 MHz и использовать 4 линии SD. Для карт Class 10 это дает скорость порядка 8-9 Mбайт/сек. Я так понимаю, этого не хватает?..

Боюсь без остальных (вложенных) файлов проекта сказать что-то будет сложно..

Всё равно выложите пож-ста : ) Если она не больше 10MB то можно прикрепить к сообщению А лучше на F Т Р

Извините, а есть эта статья? В открытом доступе не найти..

Помимо Flash Pro Lite был еще такой FlashPro (самая большая черная коробка на картинке). У него помимо LPT был еще USB (вроде USB 1.1). Но выигрыша по времени прошивки вроде не было. Дольше всего шьется APA1000, но вроде всё же не 15 минут. Минут 10 вроде было

C каким семейством ПЛИС он планирует работать? Табличка для сравнения здесь: https://www.microsemi.com/existing-parts/parts/152631

Ну ваще.. Если не хотите ничего переделывать, и нужен "программный" обход, предлагаю вот что. Поставьте в эту линию, которая выходит наружу, последовательно 2-3 элемента BUFD. Потом прямо в Chip Planner, после трассировки которая пройдет случайным образом, перетащите их мышкой в желаемые точки, чтобы проложить маршрут. Если поможет, посмотрите location-s этих BUFD и внесите их в свой .pdc файл

> Взаимное влияние цепей внутри ПЛИС > Нет такого влияния в ПЛИС вообще и в Actel A3PE3000 в частности. Проверьте, что формируемая тактовая частота (выход счетчика?) "сидит" на глобальной линии Отчет смотрите в Actel Designer здесь: Tools -> Reports -> Global Но я думаю что проблема еще и во взаимодействии между собой вот этих "других частот, полученных на встроенных PLL", а вернее взаимодействии логики, которая тактируются этими частотами

Да! Было бы неплохо

Нормальный подход. В зависимости от используемого синтезатора можно еще обставить всё ifdef-ами, так что проброс clock-а будет происходить только при симуляции. P.S финальная проверка - конечно с ALTPLL

UPDATE. Важная поправка. Может я это всё зря. Может проводимость появилась только после монтажа компонентов?! И нарушения соответственно при монтаже, а не при производстве печатной платы? Есть чистые печатные платы, не-смонтированные? Которые в монтаж даже не отдавались? (если нет у вас, то такие образцы могли остаться у производителя плат)

Так на верхней диаграмме - переход от четного к нечетному полю (Even -> Odd), на нижней - переход от нечетного к четному полю (Odd -> Even). Там собственно дается информация, в каком месте и какой вы увидите сигнал на выходе матрицы. P.S Ну ничего себе.. Никогда не подумал бы, что сейчас еще используются матрицы PAL формата. Да еще с цветовой схемой CYGM.

Готового рецепта дать не могу, также как и посоветовать литературу, так как я только "поскреб поверхность" (убедился, что решения из коробки не работают). А искать тогда нужно не книги, а рыть патенты (google patents), сайт researchgate точка net и IEEE. Ну а к книгам всё равно вернётесь.. на следующей итерации ; )