Перейти к содержанию

    

influenza

Свой
  • Публикаций

    98
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о influenza

  • Звание
    Частый гость

Посетители профиля

1 780 просмотров профиля
  1. Сделайте тип - transitional галочки storage qualifier поставьте только по нужным сигналам придумайте триггер который никогда не случится жмете старт - он ждет триггера после прохождения последнего пакета, жмете стоп на времянке последняя активность на нужных вам сигналах
  2. А когда же ждать сей продукт? в свободной продаже я имею ввиду
  3. По времянке куча вопросов: - если частоты на глаз одинаковы - почему сигнал чтения длиннее сигнала записи? и, на эту же тему - почему читаем из пустого фифо, если rdreq = сигнал чтения? осенило )))) может в фифо есть защита от чтения пустого фифо... но тогда вопрос, как подсветить валидный пакет и не подсвечивать выход пустого фифо? судя по картинке задержка в такт от сигнала rdempty... если последний бит будет 1, то эта единица и будет висеть до прихода след. пакета. Очень нужна подсветка валидности. Дополнительные биты хорошая идея - для одинаковой длины больше ниче не надо, при разной добавляем еще счетчик, очень полезно
  4. Цитата(Shivers @ Jul 16 2016, 23:19) - если у Вас нет заказа на сотни тысяч микросхем, и финансов в размере пары лимонов $, думать об эсике смысла нет никакого. Здесь все понятно.. никто не спорит. Просто в экономике нашей страны экономика не на первом месте. По поводу ЦР не совсем понял - во-первых 100 МГц я и на ПЛИС получу, во-вторых кто мешает им взять и провести весь проект: купить PCIe, написать самим переходники какие-нибудь интерфейсные ну и т.п. ? (я вообще не за них, просто как пример)
  5. О! всем спасибо! А что опыт говорит? с кем лучше работать? с нашими или с импортными? У нас тут мнения разошлись) начальство в "наших" не очень верит... )) верит в импортных, но тут дополнительные трудности с коммуникациями как мне кажется... Но в целом я понял. Будем контактировать со всеми видимо...
  6. Привет! Имеем проект на Альтере ария5. используем в проекте: - Hard PCIe; - Hard DDR3; - Гигабитные трансиверы на скоростях до 5Гбит/с (12 шт.); - много выводов (6хх); - 190 т.л.я. Встала задача о переносе в СБИС. Сами технологией не владеем. Имеем исходники для ПЛИС. Тестовое окружение. Тесты. Даже стенды есть) Вопрос: Как нам провернуть это дело? Кто нам может помочь? Сколько это будет стоить? Сроки реализации? Что надо от нас? Вопрос безумный немного для форума. Но пока идет этап прикидок - можно)) Спасибо !!! ААААА и еще! Так как живем не последний день) есть шанс, что такое повторится! Вопрос: Что нам надо учесть в следующем проекте для ПЛИС, чтобы перенос в СБИС был почти автоматическим?!
  7. Всем спасибо. По SRIO сразу нет - занимает кучу места и стоит также. SerialLite и Jesd204B - похоже на то, что надо. Однако они платные судя по всему. Цену еще предстоит узнать. И, кстати, Jesd204B тоже требует начальной конфигурации судя по наличию порта Avalon_mm. PCIe - хард блоки, отсутствие лицензии. Но надо решить вопрос о начальной настройке. Почитал ссылку про проект dsmv PROTEQ - идея понятна, в альтере один к одному использовать не удастся. А как раз собственной разработки и отладки хочется избежать - первая мысль такая была: взять гигибтные трансиверы и написать обвзяку в виде Авалона, например, или Амбы. Но времени нет. Текущее решение: Э3 модуля буду делать с учетом связи 2-х ПЛИС по PCIe(hard). А пока подумаю на протоколом - или сериаллайт приобретем, или сами напишем или PCIe активируем.
  8. Упрощенный PCIe? Мне казалось, что процессор должен настроить все-таки оба контроллера, а его нету.. ошибаюсь?
  9. Нужно объединить две ПЛИС (Ария5), нужна большая пропускная способность (~3 Гбайт/с), хотелось бы соединить гигабитными трансиверами, чтоб ноги не тратить. Но, процессорного ресурса нет. Есть ли у кого-нибудь опыт организации такого интрерфейса, чтобы был не тяжелый протокол передачи?
  10. Спасибо за советы! Еще вот вопрос - задуманная СБИС в принципе укладывается в разные тех. нормы (от 65 до 25 нм). Как же выбрать тех. процесс? По стоимости ли? Или есть какие-то другие критерии? может САПР?
  11. Я как-то не так спросил? Сори - я начинающий можно сказать Или никто не юзал покупной последовательный IPCore? Самому что-ли его придумывать??? не хотелось бы... Спасибо.
  12. Всем привет! Есть идея сделать СБИС для собственных нужд. Проектирование самостоятельное. Но нужны IP ядра PCIe и гигабитного приемопередатчика. Вопрос - можно ли их купить? можно ли их купить в России? Какой есть опыт по использованию такого ядра у кого-нибудь (в частности, не представляю как сделать прототипирование на ПЛИС - ведь чужое ядро туда не вставишь)? ps Речь идет о покупке hard ip-core под конкретную фабрику. Спасибо!
  13. Какие-то вы агрессивные )))) Прошу прощения за "хотелки" "глупые". Так, напомню просто, раньше вот про процессор также думали - ниос с головой хватает.. надо больше - паяй дискретный рядышком... А тут бац, и SoC. Опять же мой планшет - они, су..и, все быстрее и быстрее, графика все красивше и красивше - походу люди до сих пор хотят феррари с грузовиком (от прям точное сравнение). Хотя, согласен, вопрос скорее риторический, ибо никто нифига не знает ни про какие планы производителей видимо. ))