Jump to content

    

Jury093

Участник
  • Content Count

    1163
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Jury093

  • Rank
    верховный вождь
  • Birthday 01/01/1919

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Санкт-Петербург

Recent Profile Visitors

9440 profile views
  1. у нас проще - всё хозяйство на uSD - полный контроль. более того, есть другая железяка - у нее uSD, spi flash, nand и загрузка с любого накопителя, при аварии можно перепилить после загрузки с uSD.. в вашем случае не пойму - чего опасаться? ведь как-то изначально бинарники попали на флеш, явно через jtag, fuse вроде у вас нет, т.е. испортить невозможно. и рано или поздно придется отработать технологию восстановления да они примерно одинаковые - A и X, у каждого своя специфика и заморочки :) да, про повешивание - как версия: смотрите адреса и переменные в переменных убута, раз у вас такой странный конфиг, то и ветка fpgaload может отрабатывать неверно, например после загрузки ждать бита готовности фпга, там дофига ветвлений..
  2. тоже вариант - видимо разница в том, что load грузит бинарник из мозгов, а loadfs (по смыслу) с накопителя и чисто для инфы, вывод старого убута для Cyclone5: uboot # version U-Boot 2013.01.01 (Oct 23 2019 - 13:04:34) arm-linux-gnueabihf-gcc ( 4.9.2-10) 4.9.2 GNU ld (GNU Binutils for Debian) 2.25 uboot # fpga FPGA device not specified fpga - loadable FPGA image support Usage: fpga [operation type] [device number] [image address] [image size] fpga operations: dump [dev] Load device to memory buffer info [dev] list known device information load [dev] [address] [size] Load device from memory buffer loadb [dev] [address] [size] Load device from bitstream buffer (Xilinx only) loadmk [dev] [address] Load device generated with mkimage
  3. Не могу подружить SDRAM и LTDC

    очень похоже на несовместимое, т.к. экрану надо 51.2МГц, а контроллер вашего stm32 может не более 45, см аттач т.е. у вас "вилка" от 40.8 (минимум для дисплея) до 45 (максимум для контроллера) и еще не факт, что контроллер умеет правильно генерить развертки и времянки для "нестандартных" разрешений у вас варианты: - поискать экран с меньшим разрешением и прикрутить с положительным исходом - пошерстить интернет от том, что у кого-то такая связка заработала - искать блох дальше, между зазорами по режимам lcd и контроллера ЗЫ надеюсь все ваши цифры это от осцилла, а не теоретические выкладки
  4. говорливость помощи регулируется через тот же конфиг и на минималках (для уменьшения размера бинарника) может быть сильно обкусана успехов в сборке и запуске.. я бы в бренчах покопался, все же 2014 не самый свежий и запросто может быть с неживым функционалом для arria10
  5. посмотрите в файле конфига (в корне исходников кажись файл .config) есть ли CONFIG_CMD_FPGA_LOAD она фигурирует #if defined(CONFIG_CMD_FPGA_LOAD) else if (!strcmp("load", opstr)) op = FPGA_LOAD; #endif и #if defined(CONFIG_CMD_FPGA_LOAD) " load\t[dev] [address] [size]\tLoad device from memory buffer\n" #endif и заодно CONFIG_CMD_FPGA_LOADFS
  6. линк на исходники убута выложите или страницу откуда брали инфу.. в современном убуте д.б. функция "добивки" команды, типа набираете fp потом tab-tab и должно появится fpga и что выводит просто команда fpga - должна выводить краткую помощь по аргументам
  7. попробуйте наоборот - help fpga смысл - вызвать встроенную помощь по команде если load присутствует (как и info), то у вас мог затесаться символ не в той кодировке в слове load в убуте банальный парсер разбора строки и больше там дефектовать нечего..
  8. для начала, в консоли u-boot дайте команду help и смотрите, есть ли в списке команда fpga если нет, то ваш убут ее не поддерживает если есть, то дайте команду fpga help и смотрите синтаксис команды если вы опирались на это https://rocketboards.org/foswiki/Documentation/LoadingFPGAFromUBoot то там статья от 2013 года и могли давно все переиграть..
  9. еррату не смотрели, может там что подходит? 2.3.3 Spurious clock stoppage with continuous clock feature enabled Description With the continuous clock feature enabled, the FMC_CLK clock may spuriously stop when: • the FMC_CLK clock is divided by 2, and • an FMC bank set as 32-bit is accessed with a byte access. division ratio set to 2, the FMC_CLK clock may spuriously stop upon an Note:With static memories, a spuriously stopped clock can be restarted by issuing a synchronous transaction or any asynchronous transaction different from a byte access on 32-bit data bus width. Workaround With the continuous clock feature enabled, do not set the FMC_CLK clock division ratio to 2 when accessing 32-bit asynchronous memories with byte access. 2.3.4 Data read might be corrupted when the write FIFO is disabled Description When the write FIFO is disabled, the FIFO empty event is generated for every write access. During a write access, if a new read access occurs, the FMC grants the read access and waits till the FIFO gets empty. If another read access occurs in a very short window (one cycle the FIFO empty event), the returned data are corrupted. This issue occurs only when the write FIFO is disabled (the WFDIS bit in the FMC_BCR1 register is set). Workaround Enable the write FIFO.
  10. MAC + PHY

    за давностью лет не помню, что там крутить, но при наличие документации всё вполне заработало
  11. 1. вместо видео открывается картинка 2. откуда 25МГц, если в доке 51.2 - см аттач
  12. MAC + PHY

    для паранойи - у вас контакт 46 (lan7801) - test висит в воздухе, что достаточно криминально, из доки: Test pin. This pin is used for internal purposes only and must be connected to ground for proper operation. на схеме кита https://www.microchip.com/Developmenttools/ProductDetails/EVB-KSZ9897-1 он пулдауном на 10kOhm придавлен на gnd.. и еще, я полистал драйвер, там есть: /* define external phy id */ #define PHY_LAN8835 (0x0007C130) #define PHY_KSZ9031RNX (0x00221620) что немного настораживает о способности lan7801 работать нормально с другими phy
  13. MAC + PHY

    угу, при текущих симптомах отсекаем последовательно - питание, частота, тайминги ну и для phy я в marvell_phy.h прописал #define MARVELL_PHY_ID_88E1512 0x01410dd1 и поковырялся в marvell.c
  14. MAC + PHY

    посмотрел схему, на вид ничего криминального, пара точек в соединениях отсутствует, но влиять не будут.. вопрос к сигналу reset_n от lan78 к 1512, по докам от LAN минимум прописан 1мкс, а что там по факту? т.к. у 1512 д.б. не менее 10мс, у марвелла с этим строго.. я бы еще Y1 (кварц) попробовал заменить на такой же или другого типа, у вас usb 3.1, а она более требовательна к частотам, чем та же usb 2.0 но более интересно - загрузка marvell.ko, как я ранее писал, с отладкой - детектит ли phy id, вам все равно с этим разбираться при работе с sfp ЗЫ еррату на lan78 не искали, может там какие косяки исправлены?
  15. MAC + PHY

    хороший вопрос! всегда увлекательно распутывать чужие проблемы вытягивая из ТС крупицы информации :) из достоверно известного - связка запускается и даже отправляет/принимает пакеты, через раз теряется phy - это со слов ТС схемы, разводки, логов ядра, настроек не видно.. я бы отталкивался, что "phy пропадает", а это для mdc/mdio редкость.. т.е. проблема узловая - питание/тактирование lan78 - питание/тактирование 1512 встать осциллом на mdc/mdio и посмотреть на происходящее при нормальной работе и "потере" phy аналогично смотреть все питания при норме/падение временно чем-нить подменить источник тактовой 1512 это так, веером пальцев в небо..