DadaLife

Это по QDR-II 😞 По QDR-IV есть информационный буклет от Cypress https://www.infineon.com/dgdl/Infineon-QDR-IV_SRAM_Xilinx_Virtex-7_FPGA-ProductBrief-v02_00-EN.pdf?fileId=8ac78c8c7d0d8da4017d0f657a34523f Там описано, что для PHY-уровня контроллера QDR-IV используются скрытые примитивы Xilinx, например, PHYSER. Расположение таких скрытых блоков необходимо прописывать вручную в констрейнах, например, set_property LOC PHASER_OUT_PHY_X0Y9 [get_cells -hier -filter {NAME =~ */qdr_rld_phy_4lanes_2.u_qdr_rld_phy_4lanes/qdr_rld_byte_lane_D.qdr_rld_byte_lane_D/PHASER_OUT_inst.phaser_out}]

В документе AN84060 - QDR -IV Design Guide есть фраза: "Cypress offers a reference design memory controller for Xilinx Virtex-7 FPGA to qualified QDR-IV customers. Contact [email protected] for controller availability". Может у кого-то есть информация об этом контроллере?

В даташите поновее (Revised July 29, 2016) действительно 3.333 нс.

Забавно, я выкачивал пдф-ку, и там такие значения 🙂 Даташит от 2014 года: Document Number: 001-68255 Rev. *K Revised June 17, 2014

Уточнения ради, а не занудства (чтобы никого в будущем не смущать): 3.333 - это, скорее всего, параметр для CY7C4041KV13. 2.143 - это для CY7C4142KV13 (версия на 933 МГц). 1.875 - это для CY7C4142KV13 (версия на 1066 МГц).

Бесспорно 🙂 Вот и задался вопросом, стоит ли вообще начинать это дело - запускать такую память на скромном седьмом Артиксе без приставок супер-пупер-ультра.

Да, с этим проблем нет. Я начал разбираться с практической реализацией контроллера QDRIV с того, что запустил проект-пример от Xilinx для Artix Ultrascale+ (например, xcau25p-sfvb784-1-e). В IP-ядре QDRIV MIG Memory Device Interface Speed составляет 2666 пс = 375 МГц (для версии QDRIV на 1066 МГц, есть ещё на 933 МГц). Модель скачал, добавил её в sim_tb_top. Тест успешно завершается. В Ultrascale PHY-уровень реализован через примитив RXTX Bitslice (схематичное представление примитива прилагаю). Мне тоже кажется, что без калибровки тут не обойтись.

Всем добрый день! Начну с общего вопроса: реально ли запустить QDRIV CY7C4142KV13 на Artix-7? Готовых IP-ядер не нашёл, но встречал тут на форуме сообщение, что в случае работы на низких частотах можно написать простенькую fsm и этого будет достаточно. В этой fsm нужно добавлять "калибровку" или достаточно описать временные диаграммы QDRIV? И как симулировать это? У Xilinx есть контроллер QDRIV для топовых ПЛИС, и там для симуляции можно открыть проект-пример с формированием данных по двум каналам и выкачать с сайта Cypress модель нужной QDR.

Огромное спасибо! Всех благ!

Уважаемые коллеги, помогите найти ПО с диска от DK-DEV-4SGX230N Stratix IV GX FPGA Development Kit. Раньше это было в открытом доступе на сайте Альтеры, но Интел убрал в архив и оно больше не доступно. Вот на Терасике есть все ссылки на состав Кита, но все они ведут на главную Интела. https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=138&No=750&PartNo=4