Mecon

Я тоже так думал: сменю сетку и всё будет хорошо. Только сетка (Via Grid в Editor Control) не влияет на размещение фанаута.

Спасибо, Александр, за ответ. С правилами у меня ничего не напутано. Я разобрался, что влияет на данную проблему. После применения команды Measure между переходами в панели инструментов Measure появляются данные о расстоянии между двумя объектами (в данном случае двумя ближайшими точками, находящихся на краях переходных отверстий). Я обратил внимание, что в поле dxdy взамен ожидаемого dxdy: 0.36, 0 отображается значение dxdy: 0.36, 1E-006, т.е. переходное отверстие смещено по оси y на величину 1E-006 мм. Если вручную изменить координаты переходов, чтобы добиться ожидаемых значений 0.36, 0, то в этом случае проводник проходит без проблем. Переходы, для которых выполнялись измерения, являются фанаутами BGA корпуса, и выполнялись командой Fanout как в режиме автороутера так и в полуавтоматическом режиме - результат один. Размер площадки BGA - 0.35 мм, расстояние между площадками BGA - 0.8 мм. На результат не повлияло даже снижение точности с 4-х до 3-х знаков после запятой.

LibraryManager -> Units Display: - Electrical Units Pricision (для всех форматов - 4 единицы) - Physical dimemsions & others units: Decimal - 4 единицы, Persentage, Time - 3 единицы - General options: Suppress trailing zeros (checked) - Regional settings: Decimal symbol . No. of digits after decimal 3 Digit grouping symbol , No. of digits in group 3 Display leading zeros 0.7 CES -> Setup -> Options -> Units: Display units (precision везде 4 единицы), Notation (precision везде 4 единицы)

Сетка отключена: Setup -> Editor Control -> Grids -> *Route grid -> None

Впервые столкнулся с данной проблемой когда возникла необходимость провести проводник между двумя via с минимальными зазорами. Ширина проводника - 0.12 мм, расстояние между via - 0.36 мм, минимальный зазор для данной цепи - 0.12 мм. С первого взгляда вроде всё должно проходить без проблем 0.36 = 0.12 + 0.12 + 0.12, но тем не менее ничего не получается. Может кто сталкивался с подобной проблемой? Видео: Clearance.rar

1.Я не буду писать для обоих компиляторов одновременно. Просто есть уже готовые наработки в кейле (хотя их не так уж и много, но они мне нужны), и хотелось бы с меньшими переделками перепрыгнуть на SDCC. Все эти заморочки связаны с желанием перейти на линух. Если по наличию стандартного софта (офис, мультимедия и пр.) он меня устраивает, то по наличию специализированного - множество вопросов. Я работаю с AVR, SiLabs, Altera. C AVR-ками вроде все намано, у Альтеры тоже есть квартус под линух (хотя и не пробовал). А вот что делать с SiLabs? Помимо компилятора программатор же нужен. Есть ToolStick, но как его запустить в линух...... 2.Хотелось бы узнать субъективное мнение о SDCC. Везде говорят, что он делает несколько бОльший код. Если ненамного, то не страшно, значительно хуже, если у него есть "неприятные особенности" по сравнению с кейлом. Вот и хотелось бы выслушать мнения. 3. Вопрос для AHTOXA. Каким софтом под линух Вы пользуетесь? Я имею ввиду именно софт для разработки. 3.Просте, если где соффтопил, просто уж в тему подвернулось...

Спасибо за ответы. Для экспорта символов (вопрос 2) нашёл другой способ: сначала выполняется генерация символов в старую версию DxD - генерируется папка sym со всем символами, а их уже без проблем можно импортировать напрямую в центральную библиотеку. По вопросу (3) тоже разобрался - IOD генерит много атрибутов для каждого из символов, в результате у редактора символов сносит крышу. После удаления атрибутов работоспособность нормализуется. С остальными вопросами всё осталось без изменений. Когда интересно ментор до ума доведёт линейку продуктов IOD и DxD. Куда не ткни - везде какие то недоделки.

При создании простого проекта в связке IODesigner 7.2 + DxDesigner 2007.1 возникло несколько вопросов: 1. Каким образом можно обеспечить соответствие шрифтов между символами, созданными в IODesigner и символами, экспортируемыми в DxDesigner? К примеру я использую шрифт SansSerif, задаю этим шрифтом имена и номера пинов в окне редактора символов IOD, а после экспорта в DxD получаю шрифт Fixed везде, кроме обычного текста, который не относится к атрибутам. 2. Имеется ли более простой способ экспорта символов, сгенерированных в IOD, в центральную библиотеку кроме описанного в документации IOD? В документации сказано: экспортируете символы в DxD, после чего они помещаются в локальную партицию текущего проекта, а оттуда уже через редактор символов экспортируете их в центральную библиотеку. Когда символов много, такой способ тратит много времени. 3. После экпорта таким способом символов в центральную библиотеку начались какие то странные глюки при работе с центральной библиотекой: для импортированных символов невозможно задать выравнивание номеров пинов: какие бы изменения положения номеров пинов не выполнялось в редакторе символов, после сохранения и повторного окрытия символа все изменения пропадают. 4. Каким образом можно настроить привязку к сетке имён цепей в экспортируемой схеме из IOD? Иначе после экспорта все имена сигналов, назначенных в IOD съезжают. 5. Можно ли как то настроить генарацию схемы IOD? Меня интересует прежде всего возможность настройки размещения иерархических портов: первое - задать размещение портов отдельно от символов, второе - это шаг размещения, и третье - чтобы они размещались так же, как при создании иерархического блока DxD: к примеру порты ввода - слева, порты вывода - справа. А тут получается бардак: одни порты прицеплены к символам, другие - отцеплены, третьи вообще перевёрнуты на 180 градусов. Какой смысл тогда в таком генераторе.

Проблема в том, что я не смог найти этот файл. Поскольку к разводке платы не приступали, пришлось попросту пересоздать стек слоёв, после чего проблема исчезла.

После смены stackup при попытке сохранения CES выдаёт сообщение: Error in ImportAscii, go to CesToReImport.log! Подскажите, как это можно побороть. Забыл сказать, вот содержимое файла лога: Beginning Net Class ASCII Input processing.. Line 19 : Bad Net Class Scheme definition for "(Master)" Line 306 : Error - the number of ...SUBRULE(s) does not match the total number of layers defined in .PHYSICAL_LAYERS Line 414 : Bad Net Class definition for "(Default)" Error - the number of ...LAYER_RULE(s) does not match the total number of layers defined in .PHYSICAL_LAYERS Total of 2 file format error(s) detected Net Class ASCII Input aborting.. Версия Expedition 2005.1

Интересует информация по синтаксису формул задержек CES. В документации к CES приведены простейшие примеры. Пока удалось наткнуться вот на такую ссылку: ftp://ftp.mentor.com/pub/outgoing/DelayFormulaExample.doc., но скачать этот документ не представляется возможным. Если у кого-нибудь есть более подробная документация по формулам задержек, выложите пожалуйста на фтп сервер, буду благодарен.

Подскажите, каким образом в CES можно задать формулу задержек для того чтобы выровнять сегменты цепи сложной топологии? Требуется, чтобы длина сегмента между одной парой пинов (VP_BL3,DD2-H8) была равна сумме длин двух других сегментов (первый сегмент находится между пинами VP_BL2,VP_BL3; второй - между пинами VP_BL2,DD3-M8)

Извиняюсь, что не назвал версию Expedition, но меня интересует EE2005.

Подскажите, какой keyin командой можно разместить переходные отверстия по окружности. В хелпе удалось найти информацию только по размещению посадочных мест с использованием полярных координат.

Создал тестовый проект: шина данных DDR_DQ[0..63] и подключенные к ней четыре DDR2 16-битные микросхемы памяти. Первые 32 линии поименованы, последние 32 - оставлены так, как есть - какие получились после риппинга к шине (они все имеют имя DDR_DQ[0..63]). Немного забегая вперёд скажу, что проблема, которая прозвучала в начале топика имеет место в случае, если линии, подключаемые к шине, уже поименованы в соответствии с шиной: к примеру, шина имеет имя DDR_DQ[0..63] - тогда линии соответственно DDR_DQ0, DDR_DQ1, DDR_DQ2 и т.д. Для иллюстрации проблемы можно поступить следующим образом: открываете проект и пытаетесь переименовать при помощи команды Edit->Name Nets первые 16 из непоименованных линий (2-я микросхема от правого края схемы) обратите внимание, как долго DxDesigner задумывается над переименованием каждой последующей линии. Для проверки тормозов в ручном режиме, отсоедините непоименованные 32 линии от шины, поименуйте их в автоматическом режиме (Edit->Name Nets), а потом попробуйте вручную каждую из них подцепить к шине. Freeze.rar