Jump to content

    

Alex77

Участник
  • Content Count

    340
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Alex77

  • Rank
    Местный

Recent Profile Visitors

4405 profile views
  1. 1) в вивадо рисуется схема с учётом реальных выводов. 2) из вивады делается экспорт хардваре+прошика плис в sdk, с последующим запуском sdk 3) в sdk "автоматом" должно сгенериться комплект дров для "вашей" схемы 4) создать демо проект по шаблонам. 5) если ничего не получается - то прочитать руководство пользователя в DocNav-e. их там море...
  2. те отказаться от С++ ??? Дак кто ж на это пойдёто-то
  3. Добавили микросхемы Vivado Design Suite 2019.1.1 is now available with support for Production devices enabled: Zynq UltraScale+ RFSoC (-2I, -2LI): XCZU39DR XA Kintex-7 (-1Q): XA7K160T XA Zynq UltraScale+ MPSoC (-1Q): XAZU7EV, XAZU11EG, XAZU7EG
  4. не успел... опередили. интернет в полях вялый
  5. процесс программирования это есть запись 0 на позицию 1. те каждый байт можно "шить" до восьми раз. как стирается именно эта микросхема я не знаю. аналогичные стираются только блоками по 64-256кб за раз или вся микросхема. процесс программирования обычно это запись во внутренний буфер микросхемы (256-512 байт) с последующим программированием соответствующих ячеек памяти.
  6. однажды стертый блок (состояние все "FF") можно сколь угодно записывать информацией до состояния (состояние все "00") (Пример: было после стирания FF, записали первый раз 0x0f, и можно потом записать 0x00, апосля только стирание ). время стирания всего блока обычно равно времени полного программирования оного (точное время зависит от расположения звёзд). ПС: и запись не 1.2 микро а милисекунды.
  7. А что вообще есть на "руках"? - схемы - описания - руководства - фото плат / изделия ???
  8. увы с этим не сталкивался. как вариант это может быть нечто "электроника-60" ? так вроде такое уже делали на замену.
  9. иии ??? или сиё есть великая тайна?
  10. ну хотябы "маркировку" можно узнать вычислительного изделия (внутри которого 589 )?
  11. И чишо ? В чём бонусы а кромя 10нм ? Хилые давно аналогичное клепают...
  12. можно написать админам, они адекватны. там не явная регистрация - но она есть.
  13. можно сходить на https://zx-pk.ru/threads/28952-pdp-11-na-fpga.html https://zx-pk.ru/threads/23978-tsifrovaya-arkheologiya-1801-i-vse-vse-vse.html и аналогичные там народ "творит" на плисах разные ретро процессоры, от любительского уровня до достойного. мож чего подскажут/найдёте интересного
  14. вышло малое обновление Vivado Design Suite 2018.3.1 is now available with support for Enhancements in the IBERT IP and GT Wizard for Virtex UltraScale+ 58G Devices Production devices enabled: Virtex UltraScale+ HBM (-1, -2, -2L):- XCVU31P, XCVU33P, XCVU35P, XCVU37P Defense-Grade Zynq UltraScale+ MPSoC Devices:- XQZU11EG, Defense-Grade Kintex UltraScale+ Devices:- XQKU15P, XQKU5P Defense-Grade Virtex UltraScale+ Devices:- XQVU3P Defense-Grade Zynq UltraScale+ RFSoC Devices:- XQZU29DR The follow devices are introduced in this release: Zynq UltraScale+ RFSoC:- XCZU39DR XA Zynq UltraScale+ MPSoC Devices: -XAZU11EG (-1, -1Q), The following devices are introduced in WebPack: XAZU7EV, XAZU7EG For customers using these devices, Xilinx recommends installing Vivado 2018.3.1. For other devices, please continue to use Vivado 2018.3. И грядёт появление 2019. DocNav уже начал обновляться на 2019.1