Jump to content

    

vitzap

Участник
  • Content Count

    25
  • Joined

  • Last visited

Community Reputation

0 Обычный

About vitzap

  • Rank
    Участник
  • Birthday 08/18/1981

Информация

  • Город
    Array

Recent Profile Visitors

The recent visitors block is disabled and is not being shown to other users.

  1. А после получения диплома вы, наверное, захотите на работу устроиться... Посмотрел - никакой сверхзадачи перед вами не ставят. Если хотите учиться - учитесь. Если чувствуете, что не ваше - переводитесь на другую специальность. Если кто-нибудь сделает вам этот проект - вам еще нужно будет объяснить, что там в коде написано.
  2. Зависит от емкости. Маленькие - 3.5$/шт на Digikey Вообще CPLD всегда дорогие, особенно если считать на ячейку. У Lattice еще есть недорогая серия Ice, но это вообще-то FPGA, причем ее грузить надо чем-то, внутри у них однократная ПЗУ. Поработать я с ними хотел, но не успел - пришлось перейти на другую работу. Дешевле, наверное, только китай. Со встроенной флэш-памятью - серии маленьких FPGA MachXO. Работал с ними, в принципе доволен - сюрпризов не заметил, электричества жрут мало (серия ZE), софт почти удобный (так и не нашел надежного способа привязать регистр к конкретной ячейке).
  3. У Lattice есть серия CPLD ispMACH 4000. Софт свежий, программируются от FTDI. У Xilinx была серия Coolrunner-II - вроде бы еще не снята с производства.
  4. Вообще, в задачах измерения уровня жидкости успокоительные колодцы часто применяются - как раз для уменьшения пены и прочего. Для снижения капиллярного эффекта эти колодцы делают с отверстиями.
  5. Может быть, сшивка земляных полигонов? Но в любом случае выглядит странно.
  6. Интересно, а неподключенные подстроечные элементы разве никак не влияют на линию передачи?
  7. "Чудеса" у меня случались с JTAG на более коротком шлейфе - в итоге порядка 40 см. На осциллографе правда были видны искаженные из-за переотражений фронты. Ситуацию улучшили последовательно запаянные сопротивления порядка 33 Ом. Может быть, помехи какие ловятся на провод - попробуйте применить экранированный кабель.
  8. По всей видимости, вам нужно конструкцию save_reg=ram_read_data; оформить в виде комбинационной логики. Для этого вынести это присваивание и условия в еще один always @(*) if (условие) save_reg=ram_read_data; Либо сделать save_reg как wire и оформить в виде тетрарной операции - нечто вроде assign save_reg = (условие) ? ram_read_data : save_reg Но в любом случае надо представлять, в виде каких конструкций этот код синтезируется.
  9. Задержка в пинах - да, калибруется. Задержка на LUT-ах или чем-то еще - только если сделать механизм калибровки вручную, но это титанический труд.
  10. Странное задание. В этих микросхемах есть программируемая задержка входа для пинов, но дискрета около 105 пс. В любом случае, если что-то сделать на разнице задержек внутренних элементов, то все это будет плыть не только от результата размещения, но и от флуктуаций питания, температуры и просто от того, что на нее не так посмотрели.
  11. Насколько я помню, либы эти были с открытыми исходниками и неплохо читались. То есть можно было все действия повторить в baremetal. Когда-то я сделал инициализацию ad9361 через цифровой автомат, однако не скажу, что это было хорошее решение.
  12. 1. Как насчет линий передачи с опорным слоем? Как раз конфигурацией стека и определяется, какие линии передачи будут возможны. 2. Вы хотели сказать, простота отладки, чтоб можно было каждый сигнал посмотреть, а если что - дорожку резануть? Тут не поспоришь... пока в схеме не появились BGA корпуса. И с BGA просто приходится каждый сигнал толкать внутрь, и дуршлаг как раз получается. 1. Резонансы между полигонами - не нужно пугать топикстартера такими страшными словами. Если вы говорите о таких вещах, скорее всего плата работает на частотах 5 ГГц и выше (навскидку). 2. Ну так они и прекрасно "ловят" друг друга. Есть эмпирическое правило "три ширины дорожки", но если линия критична к помехам, то всегда можно посчитать взаимное влияние, а лучше промоделировать.