Перейти к содержанию
Поиск
    

К.З.

Участник
 Профиль  Обзор контента

  • Постов

    18

  • Зарегистрирован

  • Посещение

 Тип контента 

Сообщения, опубликованные К.З.

  3. Опубликовано · Изменено пользователем К.З. · Пожаловаться

    1 час назад, _Sergey_ сказал:

    DDR3 вроде Fly-By требует, не?

    Не обязательно, DDR3-ядра у Cyclone5 Fly-By не поддерживают.

    Дерево тут визуально не симметричное, т.к на плате нечетное количество (три шт.) DDR3, но если замерить длины от места ветвления (область терминирующего резистора R59) до каждой из микросхем памяти, то длины там равны. Не могу найти объяснения, каким образом так сильно гробится сигнал у DD6, чем DD6 хуже DD8 и DD10?

    642430472_.thumb.PNG.12061bf73deffef758434b5f7069cfb3.PNG

  4. Опубликовано · Изменено пользователем К.З. · Пожаловаться

    Добрый день, не могу никак сам разобраться, выручайте!

    Проверяю взаимодействие ПЛИС (cyclone5) и микроновской DDR3 (топология дерево). Для этого экспортировал плату из Altium в HyperLynx, подправил стек, назначил модели пинов микросхемам.

    Итого вот что получилось (На примере линии адреса А4:

    1. Линия адреса А4 на плате (поток 0.4Gb/s? DD6 - нижняя в ряду DDR)схемаА4_опорн_слой.PNG

    2. Стекстек.PNG

    3. Осциллограмма на ножке А4 DD6.  1062190578__DD6.thumb.PNG.599a2596163f75cc6c2d2d21a450a83a.PNG

    4. Осциллограмма на ножке А4 DD8 и DD10 Осц_DD8_DD10.PNG

    Проблема заключается в том, что я пытаюсь добиться, чтобы форма сигнала у DD6  была не хуже чем у DD8 и DD10, но чтобы я не делал, как бы не грубил волновое в ветке DD8 и DD10, форма сигнала гробиться больше у DD6. Такая же проблема наблюдается во всех 14 линиях адреса, у DD6 сигнал всегда хуже(т.е. форма дорожки других линий адреса, положение терминирующего резистора на них не меняют картину, осциллограммы похожи).

    Может что делаю не так?

    LineSim.PNG

  5. Опубликовано · Пожаловаться

    11 часов назад, Dimonira сказал:

    Сейчас тоже стало актуально, ибо надо 2.5 вольтовую 5578ТС064 подружить с 3.3 вольтовой синхронной памятью 1645РУ7Я от Миландра.

    Что-то у миландра пропала инфа с сайта по этой памяти, сайт взпп вообще не работает, какие вообще прогнозы по этим микросхемам, будут выпускать не будут?

  7. Опубликовано · Пожаловаться

    09.11.2017 в 18:56, billidean сказал:

     

    2. Полученный после компиляции файл cyfxgpif2config.h копирую в папку с фирменным примером "SlaveFifoSync" из того же архива.

    Что там где изменять в проекте под Еклипсом, я не знаю...поэтому просто компилю его.

    Кто что может сказать о правильности моих действий?

    Файл cyfxgpif2config.h нужно не просто скопировать но и добавить в сам проект Инклудом

  10. Опубликовано · Пожаловаться

    18.11.2020 в 16:24, 10ff сказал:

    Из отечественных не знаю. Конфликтов с sfp нет, все работает нормально.

    Ещё небольшой вопрос: если я правильно понял, вы использовали оптоволоконный кабель, с одной стороны которого ПРПОМ, а с другой стандартный sfp  трансивер. Как вы стыковали кабель центра ВОСПИ с sfp, ведь они (кабели ВОСПИ) оканчиваются оптическими контактами КО 18SGL, которые вроде не подходят для sfp? 

  14. Опубликовано · Пожаловаться

    1 час назад, 10ff сказал:

    Использовался в связке с ПЛИС на 1000BASE-X.

    Спасибо за ответ!

    На выходе ПЛИС У вас уже гигабит?т.е из отечественных микросхем вряд ли удасться что-то приспособить к этому модулю? 
    правильно ли я понял, что эти модули у Вас нормально работают в сети Ethernet, т.е они не конфликтуют с sfp трансиверами на другом конце оптического кабеля?

  15. Опубликовано · Пожаловаться

    Смотрю в сторону данных оптических трансиверов, для импортозамещения sfp, но если с с sfp/sfp+ все более менее понятно, а именно какие микросхемы подключать и т.д, то с отечественным вариантом не ясно, используя исключительно отечественную ЭРИ какие отечественные микросхемы могут передавать по lvpecl данные со скоростью 1 Гб/с? Можно ли их(ПОМ-ЦЛ01-2) интегрировать в 1G Ethernet сеть?  Кто работал с модулями ВОСПИ, поделитесь информацией пожалуйста! 

  17. Опубликовано · Пожаловаться

    23 минуты назад, new123 сказал:

    вы не уточнили о какой речь идет, о triple ethernet наверное?

    Замахиваюсь как на triple ethernet, так и на10G MAC + XAUI PHI, на обеих этих конфигурациях(по отдельности) Quartus предупреждает об ограничении в программере

    Не подскажете, существуют ли бесплатные корки ethernet mac(phi)?

     

  18. Опубликовано · Пожаловаться

    19.10.2020 в 23:31, new123 сказал:

    У меня опыт только с альтерой, но по опыту, а он у меня уже скопился чуть чуть

    Добрый день! Сейчас продумываю схему передачи данных по ethernet, а именно с помощью альтеровской cyclone V GT,

    нужно ли покупать лицензию на корки ethernet?

    У меня Quartus выдает предупреждение об ограничении по времени использования Корки при заходе в программер, плюс не компилит model-sim если использую корку? хотя сам Quartus в license setup мой файл лицензии принял.

    П.С. до этого альтеровскими корками не пользовался, все интерфейсы реализовал сам на верилог, но с ethernet такой фокус не прокатит, особенно с 10G(

×
×
  • Создать...