К.З.
Участник-
Постов
18 -
Зарегистрирован
-
Посещение
Репутация
0 ОбычныйИнформация о К.З.
-
Звание
Участник
Посетители профиля
560 просмотров профиля
-
Вопрос по HyperLynx
К.З. ответил _sda тема в Разрабатываем ПП в САПР - PCB development
Спасибо! Попробовал выровнять, но к сожалению, не дало результата -
Вопрос по HyperLynx
К.З. ответил _sda тема в Разрабатываем ПП в САПР - PCB development
V4 - DD6 и V4 - DD8(DD10) - одинаковы -
Вопрос по HyperLynx
К.З. ответил _sda тема в Разрабатываем ПП в САПР - PCB development
Не обязательно, DDR3-ядра у Cyclone5 Fly-By не поддерживают. Дерево тут визуально не симметричное, т.к на плате нечетное количество (три шт.) DDR3, но если замерить длины от места ветвления (область терминирующего резистора R59) до каждой из микросхем памяти, то длины там равны. Не могу найти объяснения, каким образом так сильно гробится сигнал у DD6, чем DD6 хуже DD8 и DD10? -
Вопрос по HyperLynx
К.З. ответил _sda тема в Разрабатываем ПП в САПР - PCB development
Добрый день, не могу никак сам разобраться, выручайте! Проверяю взаимодействие ПЛИС (cyclone5) и микроновской DDR3 (топология дерево). Для этого экспортировал плату из Altium в HyperLynx, подправил стек, назначил модели пинов микросхемам. Итого вот что получилось (На примере линии адреса А4: 1. Линия адреса А4 на плате (поток 0.4Gb/s? DD6 - нижняя в ряду DDR) 2. Стек 3. Осциллограмма на ножке А4 DD6. 4. Осциллограмма на ножке А4 DD8 и DD10 Проблема заключается в том, что я пытаюсь добиться, чтобы форма сигнала у DD6 была не хуже чем у DD8 и DD10, но чтобы я не делал, как бы не грубил волновое в ветке DD8 и DD10, форма сигнала гробиться больше у DD6. Такая же проблема наблюдается во всех 14 линиях адреса, у DD6 сигнал всегда хуже(т.е. форма дорожки других линий адреса, положение терминирующего резистора на них не меняют картину, осциллограммы похожи). Может что делаю не так? -
ПЛИС наши (Россия)
К.З. ответил White тема в Работаем с ПЛИС, области применения, выбор
Что-то у миландра пропала инфа с сайта по этой памяти, сайт взпп вообще не работает, какие вообще прогнозы по этим микросхемам, будут выпускать не будут? -
EZ-USB FX3 в режиме ФИФО
К.З. ответил billidean тема в В помощь начинающему
Поздно лучше чем никогда) Вдруг у кого похожая проблема -
EZ-USB FX3 в режиме ФИФО
К.З. ответил billidean тема в В помощь начинающему
Файл cyfxgpif2config.h нужно не просто скопировать но и добавить в сам проект Инклудом -
Выбор РПЗУ для побитной (побайтной) записи
К.З. ответил MrGalaxy тема в Схемотехника
Интеграловские спец микрухи обычно есть в перечне, эта возможно как раз вам подойдет - 1666ре014 -
Большое спасибо! Теперь всё стало понятно
-
Ещё небольшой вопрос: если я правильно понял, вы использовали оптоволоконный кабель, с одной стороны которого ПРПОМ, а с другой стандартный sfp трансивер. Как вы стыковали кабель центра ВОСПИ с sfp, ведь они (кабели ВОСПИ) оканчиваются оптическими контактами КО 18SGL, которые вроде не подходят для sfp?
-
Речь о режиме Ethernet на 1,25Гб/с
-
Отличный вариант, спасибо!
-
Понятно, спасибо!
-
Спасибо за ответ! На выходе ПЛИС У вас уже гигабит?т.е из отечественных микросхем вряд ли удасться что-то приспособить к этому модулю? правильно ли я понял, что эти модули у Вас нормально работают в сети Ethernet, т.е они не конфликтуют с sfp трансиверами на другом конце оптического кабеля?
-
Смотрю в сторону данных оптических трансиверов, для импортозамещения sfp, но если с с sfp/sfp+ все более менее понятно, а именно какие микросхемы подключать и т.д, то с отечественным вариантом не ясно, используя исключительно отечественную ЭРИ какие отечественные микросхемы могут передавать по lvpecl данные со скоростью 1 Гб/с? Можно ли их(ПОМ-ЦЛ01-2) интегрировать в 1G Ethernet сеть? Кто работал с модулями ВОСПИ, поделитесь информацией пожалуйста!