Jump to content

    

Ivanii

Участник
  • Content Count

    41
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Ivanii

  • Rank
    Участник

Recent Profile Visitors

The recent visitors block is disabled and is not being shown to other users.

  1. В голове дерутся две жабы - одна за покупку 2х ARROW DECA, а другая против. Требуется-ли сейчас заполнение документов, насколько это сложно и вообще стоит-ли морочиться ради поиграться? Все, долго думал, нет в наличии, хотя было больше 100 шт :)
  2. 1 Читать что такое Ассемблер. 2 Читать что есть внутри FPGA. 3 Смотреть цены на FPGA. 4 Изучать существующие архитектуры, среди них уже есть простая в восприятии машинных кодов.
  3. Платка https://aliexpress.ru/item/4000245898508.html с EP4CE15F23C8G(15000 LE), 32 МБ SDRAM, SPI флэш 8 МБ, VGA выход, гигабит эзернет и т.д. за 4000 р, возможно собрать NIOS 2(1700 LE) или другой не особо сложный процессор, на пины расширения можно подключить свою периферию.
  4. А какова ЦЕЛЬ создания своего процессора? По быстродействию и энергопотреблению получится очень грустно.
  5. Я себе поиграться такую на Али взял, вроде работает но серьезного ничего не делал
  6. В другой теме уже писал о USB на Марсоходе на EPM240, https://marsohod.org/projects/plata1/119-usbscratch "теперь плата Марсоход работает как USB устройство, распознается компьютером как "последовательный порт"" не поможет?
  7. Не оно? И даже для EPM240 (платы Марсоход) есть реализация USB https://marsohod.org/projects/plata1 самому стало интересно, будет время поковыряю.
  8. Полазил по инету на тему конструктива КМОП, у ПЛИСин каждая нога является входом и выходом и должно быть примерно так: Входные цепи высокоомные и влияния до пробоя оказывать не должны. Куда подключена цепь 7 непонятно, а именно на нее должно стекать избыточное напряжение(The Larger of VCCIO or VPAD)
  9. Я думаю: Это КМОП, выходные транзисторы постоянно подключены к пину, в КМОП структуре есть встречно-параллельные диоды, у тока через эти диоды 2 последствия - 1 разрушение транзистора(сверх ESD) 2 насыщение и задержка/заваливание фронта дополнительный "Clamping diode" нужен для защиты от второго.
  10. У меня с Verilog туго. CARRY это быстрый перенос, просто соединение, CIN и COUT на схеме LE, на технологической карте почему то часто двоятся.
  11. Я имел ввиду компилятор, последний и наверно самый жирный - в делителе частоты на n если пытаться использовать для загрузки начального состояния мультиплексор встроенный в DFFEAS(ASDATA и SLOAD) то 6 бит счетчик занимает 17 ячеек, а ASDATA и SLOAD ячеек не используется и медленно работает, если использовать мультиплексор из 4х логических элементов то 6 бит счетчик занимает 9 ячеек(после обрезки лишнего осталось 8 ячеек с выходным регистром), притом в результате используется именно ASDATA и SLOAD ячеек... Глюк Рабочий
  12. Выглядит оно конечно ужасно и некоторые решения спорны но: 1 Оно работает, обходится сравнительно дешево, позволяет измерять частоту и настраивать генераторы различных частот с долговременным сравнением фазы(в т.ч. и своего тактового) с шагом 5 нс. 2 Содержит мои работающие графические реализации SPI, управляемого пределителя, быстрого синхронного счетчика, с побежденными глюками Альтеры. Задокументировать хочу только команды управления, регистры SPI и логику работы. Дальше делать не хочу потому что первичная цель достигнута и появилась идея другого исполнения, а времени нет. Попробую выложить на Github.