Jump to content

    

Ivanii

Участник
  • Content Count

    29
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Ivanii

  • Rank
    Участник

Recent Profile Visitors

The recent visitors block is disabled and is not being shown to other users.

  1. У меня с Verilog туго. CARRY это быстрый перенос, просто соединение, CIN и COUT на схеме LE, на технологической карте почему то часто двоятся.
  2. Я имел ввиду компилятор, последний и наверно самый жирный - в делителе частоты на n если пытаться использовать для загрузки начального состояния мультиплексор встроенный в DFFEAS(ASDATA и SLOAD) то 6 бит счетчик занимает 17 ячеек, а ASDATA и SLOAD ячеек не используется и медленно работает, если использовать мультиплексор из 4х логических элементов то 6 бит счетчик занимает 9 ячеек(после обрезки лишнего осталось 8 ячеек с выходным регистром), притом в результате используется именно ASDATA и SLOAD ячеек... Глюк Рабочий
  3. Выглядит оно конечно ужасно и некоторые решения спорны но: 1 Оно работает, обходится сравнительно дешево, позволяет измерять частоту и настраивать генераторы различных частот с долговременным сравнением фазы(в т.ч. и своего тактового) с шагом 5 нс. 2 Содержит мои работающие графические реализации SPI, управляемого пределителя, быстрого синхронного счетчика, с побежденными глюками Альтеры. Задокументировать хочу только команды управления, регистры SPI и логику работы. Дальше делать не хочу потому что первичная цель достигнута и появилась идея другого исполнения, а времени нет. Попробую выложить на Github.
  4. Сделал на макетках + EPM240 + ICS512 + Ардуино Нано(программа в среде Ардуино) + OCXO "частотомер" для экспериментов с тактовыми генераторами, управление через USB_UART, вывод в USB_UART и на LCD, между EPM240 и Ардуино Нано SPI. Стоит ли и куда, если стоит, выложить эту конструкцию?
  5. Цель исследования быстродействия - сделать управляемую линию задержки и на ней умножитель 26 МГц * 7 для поиграться пока не приехали ICS512.
  6. Поиздевался я над EPM240T100C5N - автогенератор на 1 элементе выдает примерно 1,5 ГГц, на 2х элементах 895 МГц, на 3х элементах 665 МГц, на 1,5 ГГц логика работает не стабильно, на 895 МГц вроде нормально. Элементы LCELL, входа DATAD. Частота сильно плавает(падает) от прогрева и огромный джиттер. Выше 200 МГц синхронности достичь трудно, а на 895 МГц не возможно, но как задающий для делителя и как сигнал с широким спектром использовать можно и во многих случаях даже 200 МГц не моделируется. Задержка 1 LCELL примерно 0,5 нс при сборке последовательно через инверторы.
  7. Не надо так серьезно подходить к моей "учебному" проекту, я не собираюсь что-то серьезное разрабатывать. Я хочу получить 1 ppb(9 разрядов на 10 знаковом индикаторе) за 10 секунд, без аналогового интерполятора. Настрою по GPS в течении суток, скорее всего питание OCXO и сам OCXO снаружи дополнительно термостатирую. На данный момент получается состав - тактовый 10 МГц OCXO или GPS если с OCXO будут проблемы, умножитель до 166 МГц PLL ICS512(джитер до +-200 пс), в ПЛИС SPI регистр управления, тригер запуска счета обоих счетчиков, 2 счетчика 32 бит, и SPI выход через мультиплексор, управлять и вычислять результат будет ATmega328 по SPI.
  8. Я хочу сделать дешевый USB частотомер/логгер фазы с 9 - 10 знаками, принял решение логику и счетчики запихать в ПЛИС. Проблема в симе или компоновщике, очень похожая схема собранная в другой последовательности работает в симе на 190 МГц. Вообще этот официальный Квартус 15 Вэб мегаглючный.
  9. На 180 - 200 МГц ничего с вменяемой ценой не находится, на 150 - 166 МГц только на Али. Спасибо! Ранее видел эти микросхемы но пропустил.
  10. Внутренние не подключенные могут вообще не существовать, у существующих строго определено дефолтное состояние в примитивах, не подключенные внутренние входы не могут привести к такому поведению как на скрине. генератор на верхних тригерах работает, не работают только нижние 2 DFF и только на 189 МГц, на 114 Мгц(с задействованным выходом Inst10) все работает. Inst9 и Inst10
  11. У меня бесхозных входов нет. На "ААА" всегда "1"(будет припаян к питанию), на INV_CLR подается "0" при сбросе, иначе "1". Квартус при моделировании на бесхозные входы вешает "0".
  12. Сделал генератор на 189 МГц, чип в модели EPM240T100C5 по даташиту на 201 МГц для 16 бит счетчика, а у меня даже DFF и TFF элементы не переключаются! Подскажите пожалуйста что я не так делаю(с 2мя DFFEAS на 114 МГц работает)?
  13. С PLL не взошло - перенос 8 бит дает разность всего 1 нс(сумма времени 8 переносов) но сам голый сумматор 4,5 нс задержки и генератор на такой задержке не моделируется. A B C - выбор задержки, на A1 - A8 подать 1, на B1 - B8 подать 0, при появлении на входе сумматора 1 переноса на выходах сумматора последовательно появляется 0 и наоборот.
  14. Именно PLL, имея стабильную опору 5 - 10 - 27 МГц по фазе подстраивать мультиплексором длину цепочки переноса в цепи задержки генератора. Но джеттер будет сравнительно с ВЧ большой.
  15. В принципе достаточно внутреннего ВЧ генератора, снаружи ничего выше 30 МГц не будет. Родилась безумная идея собрать аналог PLL на переносах :)