Jump to content

    

OslikIA

Участник
  • Content Count

    5
  • Joined

  • Last visited

Community Reputation

0 Обычный
  1. Отвечаю сам себе (чтобы образумиться, надо выступить и опозориться...) Мне же Intel не написал, что значение Rs = 50 Ohm, Intel изобразил отвод линии с импедансом 50 Ohm. Всё, полез менять резисторы.
  2. Здравствуйте, господа и товарищи. Вопрос на границе схемотехники и Quartus. Пытаюсь реализовать LVDS с переключением направления линии прием/передача между двумя Cyclone10LP. Решил сделать это как частный случай bus-LVDS. Схемотехника по рекомендации Intel на рисунке, у меня проще - около каждого Rt стоит приемопередатчик. К каждому из дифф.выводов последовательно 50 Ohm, далее Rt=100 Ohm, и в линию кабеля USB 3.1. Выводы настроены в PinPlanner на стандарт busLVDS, питание банка 2.5 V. При выводе сигнала уровень дифференциального напряжения ~0.6V (если точнее, сверху вниз: Vcc=2.5; pin1=2.1; Rt(up)=1.6; Rt(down)=1.0; pin0=0.3; gnd=0) Собственно, вопросы: 1. Не великоват ли дифф. уровень (вроде д.б. 350mV) 2. Видел ли кто описание от Intel, где было бы понятно - они в busLVDS работают с ноги источником тока или источником напряжения? и параметры. Я что-то не смог найти. 3. Если предположить, что работают источником напряжения (а пока кажется, что так), то надо ли увеличить последовательные резисторы для получения дифф. напряжения 350mV ?. 4. Возможно, я что-то не доделал в настройках или схемотехнике, и поэтому ноги передатчика ведут себя не так, как д.б. ? С уважением, Иван.
  3. STM32MP1 - bare metal

    До подробностей загрузки еще не дошли мысли - пока идет оценка - мой-ли это кандидат. Предполагается использовать как "интерфейсную морду" для проекта на cyclon 10 LP (Eth1000+USB2.0). Пока исследую возможности посадить cyclone на PSRAM-интерфейс. Транзакции напрямую из процессоров (что M4, что A7) идут меее...дленно (порядка 200-300 ns). Когда запускаю через MDMA, идут быстро, в соответствии с параметрами flexible memory controller, т.е. делаю вывод - ограничение не в FMC. Но, я чувствую, мы погружены в разные темы, может позже пересечения возникнут. Рад общению.
  4. STM32MP1 - bare metal

    Доброй ночи. Спасибо, буду думать, где такую железяку добыть. Насчет заголовочников, вроде, проблем не испытываю - ST-шные сделаны очень формальными и длинными, убивают ту регулярность, которая есть в чипе - но я их под себя потихоньку структурирую обратно, глядя в manual.
  5. STM32MP1 - bare metal

    Здравствуйте. Тоже разведываю stm32mp1 for baremetal. (менее интенсивно, чем Вы). Имею конструктор STM32MP157A-DK1. Пока удалось пролезть отладчиком через SWD только до M4, до A7 - никак (IAR+StLink; IAR+JLink); В A7 залез только загрузчиком через UART (virtual com port, onboard StLink). Что Вы имеете в виду под "новый segger" и в какой программной среде на PC? - я тоже так хочу...