Jump to content

    

Turgenev

Участник
  • Content Count

    57
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Turgenev

  • Rank
    Участник

Recent Profile Visitors

The recent visitors block is disabled and is not being shown to other users.

  1. Подскажите, где этот транзистор на принципиальной схеме? Это же не сам усиливающий GaN HEMT транзистор, который не указан на схеме.
  2. Сделал. Не так чтобы все оч красиво. Не совсем понял как вы это видите. Если своими руками изготавливать плату, то часа 3-4 не отрываясь. Если плата простенькая, то 1.5-2 часа. Если на заводе- 2 недели. Прочитал этот абзац на картинке. Так понял, что вы хотите до меня донести, что при создании лоад пула производитель пытался выжать максимум из транзистора и не факт что выжал, будучи ограниченным в настройке тюнеров или просто не настроив тюнеры идеально под транзистор, а просто выжав сколько надо. Если так, то из этого следует, что можно взять S-параметры транзистора, измеренные при максимальном токе стока и подобрать в CST импедансы входа и выхода таким образом, чтобы S11 было минимально, а S21- максимально. Я понимаю, не обязаны получившиеся импедансы совпасть с теми, что в лоад пуле, хотя бы потому что ток стока в лоад пуле меняется, но должны быть близкими по значению. Вход получился 2.45-j*3.81, выход 6.05-j*0.63. Импедансы искал из S-параметров с максимальным током стока что дал производитель (750мА). Результаты в программе под катом.
  3. Судя по решению вашей задачи у меня введены ошибочные данные. Так верил этой статье, что ни разу не проверил, а все различия модели и графика списывал на неумение пользоваться CST. Ну главное, что импеданс затвора в моделировании я указал комплексно сопряженным указанному в лоад пуле, а там CST за меня исправил мою ошибку.
  4. Согласовывал по своему, все сошлось, но только если сопротивление порта в CST ставить 25+j*25, а не указанное вами. Я не прав. Нашел статью почему я так думал, 2й пример там один в один как у меня: Странно, эту статью много где советуют
  5. Наконец изучил этот документ. Очень полезная статья, точно отправляется в копилку. Какой транзистор они имеют в виду в выделенном тексте под катом? ВЧ заходит через электромагнитный делитель на затвор полевика Q1, а не на единственный биполярный транзистор Q4. Но по этому документу беда бедой остается: если подать через их схему ВЧ сигнал на усилитель (ВЧ транзистор), не подав предварительно питания, то усилитель так же сгорит.
  6. Вспомнил свои рассуждения. Таблица лоад пула с указанием импеданса источника: Если импеданс источника подключаемого к затвору равен 3.22-j*2.84, то импеданс затвора ему комплексно сопряжен и равен 3.22+j*2.84. При согласовании на диаграмме Смита мы указываем импеданс комплексно сопряженный импедансу нагрузки, т.е. импедансу затвора, а значит нанести надо было именно 3.22-j*2.84. Что и сделано на скрине, еще раз продублирую его, чтобы далеко не ходить:
  7. Мда... раз 10 перепроверял: комплексно ли споряженный импеданс я нанес на диаграмму? И все равно ошибся. Спасибо. Зато теперь я понимаю почему размеры полосков в CST отличаются от Смитовских где-то в 2 раза, а то уже хотел спрашивать. У меня это NIST Multiline TRL (подробно распишу, потому что не делал ни разу и спросить не у кого и у R&S нет хоть приблизительно похожего измерения в примерах на ютубе): 1) Reflect для каждого порта- на медном основании пустая плата длиной в измеряемую, к которой через основание прикреплены разъемы 2) Through и Line1,2,3 - на медном основании сначала плата с 50 омной дорожкой (Through) длинной с измеряемую плату, а затем с тремя 50 омными дорожками разных длин (Line1,2,3). Везде разъемы как и в первом варианте. А насколько желательно длины дорожек должны отличаться от длины измеряемой платы для калибровки Line1,2,3? Схематичное изображение предполагаемых плат: Если все так, то из вопросов реализации у меня остается крепеж платы и разъемов к основанию. Не хочется каждый раз паять их сплавом Розе. Для Line 1,2,3 еще можно припаять, а для измерений исходной платы, reflect, through я бы хотел сделать что-то универсальное. Наподобие того, что скидывал khach в этой теме: Плату я бы почаще прикрутил по периметру на винты, а разъемы к основанию прикрепил бы винтами (указано синими линиями), чтобы под пайку остались только центральные жилы: Или использовал разъемы и тип основания как в статье, которую скидывал khach (в том же сообщении Figure 11), но вместо N-типа использовал бы SMA. Но как бы часто я ни прикручивал плату к основанию я же не смогу обеспечить нормальный контакт планарной земли платы с основанием. Разъемы хотя бы по-жестче, а плата точно будет гулять.
  8. можно ли добавлять в папку Results не только папки и графики, а какой-нибудь текстовый документ, например, примечания к результатам моделирования или к настройкам моделирования?
  9. Посчитал частотным солвером, вот при таких настройках сетки из тетраэдров (7м48с занял расчет): Сравнение результатов моделирования частотным солвером с сеткой из гексаэдров и тетраэдров: Получил приблизительно те же результаты. А в прошлые разы я слишком завышал уточнение сетки из тетраэдров и поэтому ждал по полчаса.
  10. Да, надо бы, но поначалу даже не понимаешь что и за чем и на что влияет. Буду восполнять пробелы. При такой настройке сетки разбиения: получились следующие результаты: Конечно, не такие крутые результаты как у вас, но все же. Только гексаэдры очень капризны у частотного решателя. Проводники должны быть идеальными (PEC). Границы не должны быть открытыми, из-за этого дискретные порты заменил на волноводные. Внутри структуры не должны быть волноводные порты. В итоге заменил третий порт на дискретный. И все равно солвер выдал предупреждение, что дискретный face порт был заменен на edge порт, потому что частотный солвер в гексаэдральной сетке не может использовать face порт. В процессе расчета оказалось, что частотно зависимые моды для неоднородных портов были заменены (Frequency dependent modes for inhomogeneous ports are approximated by the mode pattern at 3 GHz.) На это в хелпе и гугле я ответа не нашел. Думал, что это вызвано неоднородной сеткой в месте определения волноводных портов- изменил, не помогло. Из-за дискретного порта- удалил, не помогло. У вас были такие предупреждения? Нет ли для сетки из тетраэдров таких же рекомендаций как для гексаэдров? Аналог статьи в хелпе Mesh Generation Overview (Hexahedral) для тетраэдров не указывает ничего такого. Или правило одно: "сделать сетку такой, чтобы она максимально соответствовала геометрии системы и хорошо описывала поля в местах сильных градиентов"? Хочу попробовать добиться сходимости частоного решателя с тетраэдной сеткой и временного с сеткой из гексаэдров. Но если просто увеличивать точность сетки тетраэдров считать начинает не реально долго.
  11. учту совет, спасибо. Но разве им не подстраховывается перепроверяя свою модель? Где-то я это на семинарах евроинтеха слышал, что лучше проверять 2мя солверами модель перемоделировал сейчас еще раз, но нет, все так же как и в предыдущем моем сообщении- разница в частотах более 200МГц. Вы что-то точно изменили, не подскажите что? Не смотря на ваш совет, интересно понять свою ошибку
  12. Если глянете, буду признателен
  13. Умеет ли CST считать коэффициент стабильности усилителя (по другому коэффициент устойчивости, K-фактор) по S-параметрами (ну или в принципе считать его)? Честно гуглил, но по ходу разучился))
  14. Не, там не так просто)) Смотрите, что мне производитель сегодня ответил по поводу SPDT коммутатора PE4251: не засекал и не экспериментировал- дорого))) и если честно, не разбираюсь. Но интересно было бы разобраться, чтобы понимать, что будет если, например, не подать напряжение на сток, но подать на затвор, а потом подать сигнал. И наоборот, не подать на затвор, но подать на сток с токоограничением (например, модуль питания не выдаст столько, чтобы усилитель сгорел) и затем подать сигнал.
  15. Кстати, попадались очень хорошие статьи, которые наглядно поясняют принцип работы согласующих цепей и тп. Может кому пригодиться: