DarkAngel

Лучший совет - учите сначала английский, или делайте это одновременно, изучая документацию на чип. Может я и не прав, но на мой взгляд, без знания языка заниматься сейчас FPGA просто бессмысленно. По существу вопроса, не помню что бы вообще кто-то занимался переводом документации от Xilinx, то есть я ни одной такой не встречал. Это просто сизов труд, ее там слишком много и на это потребуются огромные ресуры и смысла в этом по ходу просто нет.

Блиииин как все просто и главное на виду. Огромное всем спасибо ! Каюсь, грешен. Просто когда после двух лет вновь садишься за такой не очень простой продукт нужно столько всего прочитать, что до Release Highlights просто руки шаловливые не доходят.

Стоит PADS 9.1. Клюнул на метрическую сетку - поставил, настроил вроде все ОК, но как обычно есть "но". Когда рисую символ в редакторе символов все рисует красиво, по метрической сетке. Вся идилия заканчивается на сохранении символа, ибо последующая его загрузка из базы, будь то в DxD или редактор символов, приводит к тому, что все размеры становяться ... немного не по сетке. Такое чувство что редактор рисует в метрической сетке, а при записи в базу выполняет конвертирование с округлением из/в ... но с и использоваием дюймов. Все бы ничего, но вот как только этот символ я засовываю в DxD все пины просто не попадают в сетку(метрическую). В принципе ничего страшного, ибо NETы к ним коннектяться, но там где должен быть один NET их появляется несколько и когда их начинаешь тягать часто возникает каша, иногда проще заново нарисовать. Знал бы, не пользовался, но уже лень переделывать, в принципе все норм но надоели эти кривульки на схеме. Вопрос : это я просто не умею готовить PADS и можно как-то настроить чтобы все было пучком или проблема действительно есть и пока нерешаема? ЗЫ: сразу прощу прощения, если вопрос (не просто тема метрической сетки) уже обсуждался, честно искал, но не нашел ответа.

Да все, получилось, большое спасибо.

При очередном открытии проекта получил следующее сообщение : "Unable to open iCDB connection". В результате проект не открывается, совсем. Все программное обеспечение стоит в виртуальной машине, ОС - Windows XP SP3. Вопрос, можно ли как-нибудь восстановить работоспособность проекта?

Может кто знает, почему property NETNAME фигурирует как "OBSOLETE", то есть устаревший в "DxDesigner® Properties Glossary". Если это свойтсво устаревшее, то как теперь создавать символы глобальных сигналов, например земли и питания?

Дистрибутивы Slackware и Debian Etch. Работал c ISE 8-9 и Modelsim'ом 6.2. Все работает нормально. Были проблемы при установке, в основном с дровами для USB platform cable для ISE, но победил. А вообще правильно люди говорят, если не хотите проблем - то только то, что поддерживает производитель, иначе проблемы будут и, кстати говоря, не всегда решаемые, по крайней мере легко.

Нашел похожую ветку в теме о PCB Expedition. После прочтения кое-что прояснилось, но остался все таки вопрос. После перестановки пинов в PADS Layout делаем back annotation и получаем перенумерацию пинов на схеме. Теперь необходимо привести в соответствие нумерацию пинов и их LABEL'ы. Как это сделать "малой кровью". Или тут без вариантов и надо все ручками править (например менять LABEL'ы пинов). Должен же быть какой-нибудь более простой способ.

Спасибо за ответ. Очень жаль если так. Просто, на мой взгляд, это непрактично и по-моему нелогично даже. Или я просто не понимаю общую стратегии этого pinswap.

Есть проект с ПЛИС на борту. Схема в DxDesigner, плата в PADS Layout. У ПЛИС есть совокупность пинов, выполняющих однотипные функции (ну например на них заводятся сигналы с переключателей) и по большому счету все равно, с какого переключателя на какой пин заводится сигнал. Соответственно воспользовался аттрибутом PINSWAP в котором указал все пины, которые можно переставлять и когда рисовал схему, соединил произвольно, чтобы потом при разводке попераставлять как будет необходимо. Теперь в PADS Layout в ECO режиме с помощью команды SWAP PIN переставляю пины как нужно. До этого все хорошо. Проблемы начинаются когда с помощью DxDesigner Link пытаюсь сделать Back Annotation. Все вроде проходит хорошо, но потом смотрю что получилось в DxDesigner'е и вижу, что пины переставились, вот только LABEL остались прежними. Здесь поясню: До перестановки было: PIN1 -> нога 180 -> подключается к NET SWITCH_1 PIN2 -> нога 181 -> подключается к NET SWITCH_2 Здесь "PIN1" и "PIN2" -- LABEL'ы пинов. Переставил пины, подразумевая что PIN1 должен подключаться к SWITCH_2, а PIN2 к SWITCH_1. После Back Annotation получил в DxDesigner PIN1 -> нога 181 -> подключается к SWITCH_1 PIN2 -> нога 180 -> подключается к SWITCH_2 то есть такое чувство что пины переставились, но LABEL не поменялись и получается путаница какая-то. Так вот вопрос, это нормально или нет. Может я чего-то не понимаю или может делаю что не так. Помогите плиз, первый проект в PADS'e. Заранее спасибо.

Не лечится. У меня SP3 и все равно такое случается. При этом файл проекта с раширением ".ise" постоянно растет и когда он переваливает за 100 Мб начинаются жуткие тормоза (машина: AMD X2, 2Гб ОЗУ). Сначала решал проблему созданием нового проекта, но потом нашел более простое решение: Через меню находим \Project\Cleanup Project Files, тискаем, после чего ISE киляет все сгенерированные им файлы и после этого все ОК (правда проект компилить придется заново). Файл проекта (".ise") становится меньше метра. Но опять же, для этого надо загрузить проект. Я один раз минут 10 точно ждал ... но дождался.

Вопрос в следующем: 1. Какова вероятность того, что конечное устройство не будет работать, если PP&R симуляция загнулась(то есть по ее результатам устройство работать не должно). 2. Какова вероятность того, что устройство будет работать если PP&R симуляция прошла на ура. Сразу поясню, что в данном случае подррузамевается, что предыдущие этапы симуляции (behavioral, post-translate и т.д. )тоже прошли на отлично. Понятно, что лучше всего добиваться, чтобы и c PP&R симуляцией проблем у устройства небыло. Но вопрос в том, а всегда ли это необходимо? Например есть устройство, один блок которого ну никак PP&R симуляцию не проходит (из-за высокой частоты, делаем частоту чуть меньше -- и все ОК), но при этим после программирования FPGA -- все ОК. В общем хотелось бы расставить приоритеты в этом вопросе.

Нет не пробовал, а где эту закладку искать хоть примерно? Если ничего не поможет -- то наверно это и сделаю.

Стоит операционка Windows Server 2003 и ISE 8.1. Не хочет работать Xilinx USB download cable. Я так понял, что, толи программа, толи драйвер проверяет Windows OS minor version, собщает что : Invalid OS minor version = 2. Cable connection failed. и на этом все. Может кто с этим сталкивался и поборол малой кровью. ЗЫ Сразу видно два решения, но меня они не очень устраивают: 1. Дополнительно поставить систему, например XP, на которой официально ISE работает. (Проверено на ней все работает нормально). 2. Конвертнуть специальной программкой Server 2003 в XP. Здесь проблема в том, что на этой машине стоит куча софта и не известно как на эту смену пола операционки этот софт прореагирует. Может можно сделать что-то, чтобы все заработало без подкручивания отверткой операционки.

Аналогично было и у меня. Только кроме этого пришлось изменить дату на текущую еще и во всех папках на диске, на котором проекты вылялись ....