Jump to content

    

Dr.Sys

Новичок
  • Content Count

    4
  • Joined

  • Last visited

Community Reputation

0 Обычный

Recent Profile Visitors

The recent visitors block is disabled and is not being shown to other users.

  1. Правильно ли я понимаю, что эффективность 50% означает, мегабайт 20-30 в секунду оно сможет?
  2. Добавлю сам себе. В Vivade 2019.1 (может и раньше, но не ранее 2018.1) стандартный Xilinx AXI DMA IP Core умеет писать за раз уже 64 Мб.
  3. Добрый вечер, Спасибо за ответ. Проблема тут скорее в моей неопытности и недостаточной образованности. Можете, если не сложно, поделиться ссылкой на то, как писать DMA (с английским вполне дружу)? Более полная версия проблемы выглядит так. Год назад под технической задание был собран дизайн с парой-тройкой IP собственной разработки (в меру ужасных, ибо это мой первый проект для FPGA), который уже стал частью работающего аппаратно-программного комплекса. Теперь техническое задание изменилось. Хочется выйти из ситуации с минимальными потерями по времени (включая не только время на переработку дизайна, но и время на переработку софта). Вариант готового IP Core за деньги тоже рассматривается, но вот выбрать из имеющегося по неопытности не особо получается. Заранее спасибо, Михаил.
  4. Доброго дня. Знает ли кто, чем заменить стандартный Xilinx AXI DMA IP Core? Реализация от Xilinx устраивает всем кроме объема информации, который можно записать за раз (8 Мб). В идеале, хочется чтобы можно было записать до полугигабайта. DMA используется в single burst mode (не scatter/gather) для записи потока информации в память, прерывания не используются. Программирование DMA происходит прикладной программой из Linux путем записи в регистры. Об окончании записи нужного куска потока становится известно исходя из статуса регистров DMA (программа их периодически опрашивает). IP Core должно работать на Zynq-7000 и Zynq-UltraScale. Заранее спасибо!