Jump to content

    

Asb

Свой
  • Content Count

    293
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Asb

  • Rank
    Местный

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Москва

Recent Profile Visitors

2486 profile views
  1. Spares parts в Xpedition

    Теперь сошлось. Спасибо.
  2. Spares parts в Xpedition

    У меня не влияет. У Вас получается очистить список али нет ?
  3. Spares parts в Xpedition

    "Индийская национальная изба. Фиг-вам называется" (с). VX2.3 32bit. А у Вас это срабатывает ?
  4. Подскажите пожалуйста, как удалить из проекта ненужные "запчасти" - компоненты из группы Spares Component Explorer'a ?
  5. MG Expedition ликбез ...

    Эмм... CAM350? А вот насчет Экспедишин FabLink не знаю.
  6. Подскажите пожалуйста есть ли способ изменить имя .bit файла который формируется Vivado'й при запуске из оболочки команды Generate Bitstream ? Ну или имя TOP модуля. Нужно чтобы имя .bit файла отличалось от имени файла, содержащего TOP модуль.
  7. История вопроса: Есть иерархический проект (EE7.9.5-DC), содержащий несколько идентичных функциональных групп. Соответственно компоненты имеющие на схеме группы RefDes'ы R1, R2, C1, C2 и т.п. приобретают в проекте вид #AAn-R1, #AAn-R2, #AAn-C1, #AAn-C2. Именно эти длинные обозначения попадают в Silkscreen и ... не помещаются. Что хочется: А хочется нарисовать контур вокруг функциональной группы, написать рядом с ним #AA1, а внутри оставить надписи R1, R2, C1, C2. Подозреваю, что без скриптов не обойдется, но пока идей ноль. Пожалуйста, подскажите куда копать. А может есть готовое решение ?
  8. Цитата(EugeNNe @ Feb 19 2016, 09:36) Какими материалами склеивают ферритовые сердечники? В моём случае вариант Ш-образного сердечника. Скобы имеются, но уж как то хило на них держится. У нас клеили циакрином (цианакрилатом)
  9. Две FPGA объединяются в церочку без проблем. По поводу QSPI - не знаю - используем режим BPI при этом Flash подключения к JTAG не имеет.
  10. Цитата(relex @ Jan 2 2014, 16:50) Люди, подскажите какими букво-цифрами правильно обозначать проходные наборные клеммы в схемах электротехнических шкафов. Разборные соединения по ГОСТ 2.710-81 обозначаются XT. Но я совсем не в теме электротехнических шкафов и, возможно, не правильно понял вопрос.
  11. Вопрос касается в основном вариантов установки. Допустимо ли в тех. требованиях делать ссылки на зарубежные стандарты и инструкции производителя ? Ну и буду признателен за примеры оформления тех.требований для изделий с импротной ЭКБ.
  12. Подскажите пожалуйста каким документом регламентируется, что Д4 - это комплект карт рабочих режимов, Д26 - ведомость содержания драгметаллов, Д33 - данные проектирования печатных плат и т.д.
  13. Спрошу здесь. Как правильно на схеме Э4 обозначить три одинаковых кабеля (покупных)? Кабель вроде положено обозначать цифрой в кружке - так вот эти цифры должны быть одинковыми или разными? И что вписывать перечень элементов (какие позиционные обозначения) ?
  14. До недавнего времени я полагал, что с помощью редактора локальной PDB можно скажем слегка изменить свойсва компонента - например группы свопирования, не изменяя центральную библиотеку. Или даже, вот ведь ересь , создать в локальной библиотеке новый компонент (ведь IOD это делает). Все это конечно можно сделать. Вот только после этого проект упаковать нельзя. Ну или я не знаю как это сделать. Проблема в том, что редактируется PartsDB.pdb из PCB\Layout, а при упаковке используется LocalPartsDB.pdb из Integration. Ну и зачем после этого нужен редактор локальной PDB ?
  15. I/O Designer

    Цитата(SShLD @ Nov 29 2013, 10:54) В плис типа CPLD имеется два питания VCC и VCCINT Вопрос каков алгоритм действий чтобы подключить все выводы к одному питанию 3V3 например. Дизайнер этого сделать не даёт. Символы и идут через CentralLibrary путь SchUpdate. Вариант I. 1. На вкладке PCB Signals Generation (Setup->Settings) прописать и для VCC и для VCCINT значение 3V3 и установить галку "Automatically connect..." 2. При экспорте (Export-> Schematic and Symbols) в окне Check Power Signals (если оно появляется) нажать кнопку Discard 3. После экспорта в pdb выводы питания будут подключены к цепи 3V3 Вариант II. 1. В меню Tools-> Types Compability разрешить присвоение сигналов типа VCC выводам типа VCCINT 2. Создать PCB сигнал 3V3 типа VCC 3. Присвоить сигнал 3V3 нужным выводам удерживая клавиши CTRL+SHIFT (или командой assign_special) Присваивать сигнал нужно выводам VCC и VCCINT одновременно . Прикол в том, что в версии IOD 9.5 вариант II может не срабатывать, если не сделаны установки I.1 Все вышеизложенное справедливо для работы с FPGA Xilinx. Для CPLD не пробовал, но думаю что сработает так-же, хотя IOD есть IOD