Jump to content
    

neon416

Участник
  • Posts

    82
  • Joined

  • Last visited

Reputation

0 Обычный

About neon416

  • Rank
    Частый гость
    Частый гость

Recent Profile Visitors

The recent visitors block is disabled and is not being shown to other users.

  1. NEON вполне себе вариант. По производительности примерно 70% от интелевского SSE при той же тактовой. Собственно делаем ЦОС на RK3399, минимизируя требования к ПЛИС. Но. В NEON (как и SSE) надо очень хорошо уметь. Разумеется только ассемблер, долгое и нудное чтение мануалов и тесты-тесты-тесты.
  2. 1. Технари разные. Люди одинаковые, в массе своей. Против природы не попрешь. 2. Рынок-Россия-микроэлектроника. Вычеркивай любое слово. С точки зрения мирового "рынка", микроэлектроника в странах с положительным сырьевым балансом - вещь скорее вредная для экономики страны. 3. Никто в ближайшее время не будет управлять этой отраслью, кроме государства. У кого деньги, тот и танцует девочку. И с этим надо либо смириться, равно как с п.1 и п.2, либо менять страну проживания. P.S. По молодости я верил, что "Россия сидит на нефтяной игле". С годами начало приходить понимание, что это они (безресурсные перенаселенные страны) на ней сидят. Выбор лишь между процветающей бензоколонкой, которая может себе позволить микро- и прочую электронику просто для забавы или нищей бензоколонкой. Сейчас, кстати, и решается этот вопрос) Начальник - это не про умный. Это про психологию, коммуникацию, опыт. И да, мне иногда тоже начинает казаться что я "слишком умный". В такой момент стоит себя одернуть, потому что подобный эпитет в собственный адрес вот как раз говорит об обратном) А точнее о том, что я оцениваю ситуацию не достаточно глобально. Все равно кажется что слишком умный? Еще глобальней. И так в цикле.
  3. Технарь не хочет брать "полномочия" потому, что вместе с полномочиями появляется ответственность. Отвечать за коллектив, за расходы, за сроки. Подписи в документиках приходится ставить, за которые при не удачном стечении обстоятельств можно и присесть. Причем, чем выше по рангу - тем больше шансов. Технарь хочет ковыряться в железке или софте, при этом ни за что не отвечать и постоянно находиться на низком старте в плане спрыгнуть с проекта. Этим же объясняется полное отсутствие смысла много платить технарю. Где-то с порога 300+ логика у него становится такой: пару лет буду изображать бурную деятельность, деньги в условную крипту и прыг-скок на другой проект. Разумеется, это не 100% формула. Есть фанаты своего дела, но таких с каждым годом все меньше и меньше. Неофиты же не понимают, зачем что-то делать если можно ничего не делать за те же деньги. Рыночек у них решает всё. Что до "бледно выглядящих менеджеров". Бледно выглядят они только в глазах совсем уж недалекого технаря. Посади такого за кипу отчетности для минпромторга, экономическое обоснование и т.п. манускрипт - бледным будет уже этот технарь. Разумный технарь молится на разумного менеджера, как трава на дождь. P.S. Я и сейчас "это вижу изнутри".
  4. Это ваша лично интерпретация того, что я написал. Нет никакой связи между пунктами и соотв. нет противоречия. А речь шла о том, что в настоящее время саботаж госзаказов идет скорее "снизу", чем "сверху". Материальная мотивация персонала не работает (а иногда дает антиэффект), а других методов в госконторах не знают... Ни один из перечисленных. Ставятся и выполняются задачи, которые обоснованы видением чиновника-менеджера, а не чиновника-технаря. И начинается советская хрень в стиле "перевыполним план по калошам". Глубинная кадровая проблема в том, что технарь инфантилен и боится ответственности, а потому не пытается прогрессировать до руководителя. В итоге руководят люди лишенные подобных комплексов, но не достаточно грамотные технически. Кроме того, существующий сейчас "табель о рангах" предусматривает связку, аналогичную коммерческой МП-ГИП только на уровне главного конструктора. А на уровне НТЦ или отдела обычно существует негласная связка начальника подразделения и талантливого ведущего инженера, которая вытягивает проект или его часть. Ну или вообще ничего не работает)
  5. Да вот как выясняется, не могут. И расплата за печать денег надвигается. В прочем, поживем-увидим... Не тупиковый, а единственно возможный. По сути, это альтернатива западной схеме с печатью фантиков. И что касаемо "разворовали-распилили". Последние годы ничего особенно и не пилят, контроль очень жесткий. Наблюдаю эту систему изнутри) Проблема вырисовалась в другом: ресурсы просто продалбывают из-за плохого представления чиновников о том, как вкладывать их эффективно. Хорошая новость: деньги поступают в зарплатный фонд госкорпораций. Платят специалистам достойно. Плохая: специалисты совершенно не желают работать. Половина бегает и изображает кипучую деятельность, половина ковыряет в носу. А чо, зарплата-то капает. Причем, чем больше платишь - тем хуже работают.
  6. "Окукливание" - самая тупиковая политическия и национальная идея для России. Полностью заместить зарубежную микроэлектронику такой же самоубийственный путь, как для европки заместить русский газ и нефть. Надо развивать российскую электронику настолько, чтобы часть рынка сбыта микроэлектроники в России стала существенной. Тогда Америка и Китай уже будут "сидеть на полупроводниковой игле". Т.е. исключить наш рынок сбыта в угоду политическим мотивам станет не возможно. При этом я не предлагаю не выпускать наш кремний вообще, но только в областях, где это либо выгодно, либо защищает государственную безопасность. Что, собственно, сейчас и делается.
  7. Хуже нашей электроники только наша журналистика.... Азарт 100% наша разработка. Элементная база, как писал выше все импорт (эмерика) кроме проца (навиком). Софт и математика 100% наши. Конструкция 100% наша. Начинка этой радиостанции даже по меркам 2022 года выполнена на высоком технологическом уровне. А для 2007 года это просто космос. Harris и Barret тех лет по сравнению с Азартом - радиолюбительская поделка. Причем речь обо всем - схемотехника цифровой и особенно аналоговой части, конструкция, софт. Очень плотная и технологичная компоновка плат внутри. Я серьезно. Не знаком лично с командой разработчиков, но ребятам реально респект, уровень исполнения высочайший. Но главное, это не распильно-показушный продукт. Смотрите хроники военной операции - бойцы бегают с этими самыми Азартами в том числе. Чему я так же несказанно удивлен сам... Чтобы понять, надо хоть чуть-чуть быть в теме подобных устройств. На ПЛИС в Азарте сделан DDC/DDS baseband и шифрование. На проце - ЦОС канального уровня, сетевой и пользовательский уровень, в нем же цифровая часть (корреляторы) навигации. Собственно даже сейчас это примерно по такому принципу и делается. Хотя уже есть Элвисовский "Скиф", в который интегрировано все перечисленное. Так же 100% наша разработка. Но производство пока, увы, TSMC.
  8. Все описано в clocking guide. И в io guide вокруг темы с SERDES. В крупную клетку я выше все расписал, а наша с вами разница в достигнутых мегагерцах хорошо подтверждает теорию)) Без обид и серьезно, я ж не сам эту схему тактирования изобрел, все уже придумано и разжевано ксайлинксом. Я просто внимательно читал инструкцию)) Эти входы же не от фонаря куда-то подключаются, см. выше) А так, разброс задержек по dedicated routing PLL и буферов, разумеется есть. И его никак нельзя ни изменить, ни законстрейнить (потому и бесполезно констрейнить). Согласен, если скорости настолько высоки, что разброс упомянутых задержек вносит значительный вклад, одним PLL не обойдешься, НО. Это актуально начиная с частот значительно больших, чем 1000 МГц. А у топик стартера и комментаторов числа 400, 250 и того порядка. Что толсто намекает на недопрочитанную документацию к ПЛИС). Костыль на сам IDELAY, он вполне нужен для выравнивания задержек в тех случаях, когда они неизбежны в физике. Прием HDMI с кабеля, например. Костыль использовать IDELAY на плате, где локально разведен АЦП на ПЛИС причем на смешной скорости.
  9. PLL компенсирует задержку клокового дерева ко входу данных ПЛИС при любых температурах и т.п. В результате все работает четко при любых температурах и без ножного привода) Ничего не надо подстраивать, забивать. Просто аккуратно использовать связку буферов и PLL, в документации xilinx это подробно описано. Констрейны - это указания компилятору по разводке цепи, когда ее физически можно развести разными способами. К указанным путям это не относится. Вообще, если в проекте есть констрейны, отличные от глобальных клоковых это означает что вы что-то делаете не так. Должны быть очень веские и осмысленные причины, чтобы задавать иные констрейны. Для работы с PLL? Не изучал, врать не буду. Ее в любом случае нужно нормально разводить. Другое дело что в 6 серии для этого достаточно, чтобы клок и данные находились в одном банке, даже не в клок регионе. Не самые жесткие ограничения) Что дает эта разница? Снижение себестоимости изделия? Вряд ли. Возможность привлечения менее квалифицированного тополога? Ну такое... Так почему сразу не сделать плату нормально? Компенсация задержек чего? Все, что значимо плывет по температуре (клоковые буфера и деревья) компенсирует DLL/PLL. Он для этого и придуман)
  10. Не надо создавать проблему, а потом бороться с ней подпорками. Хотя это "модно и современно". См. мое сообщение выше про достигнутую на древнем с6 частоту. Без IDELAY, разумеется. Вариант с BUFIO2 и IDELAY так же проверялся, с трудом дотягивает до 900 МГц. Потом начинаются всякие глюки по прогреву.
  11. Посмотрел даташит. Да, вроде клок жестко прибит к центру данных. Плата, надеюсь, корректно разведена по задержкам? В целом история какая: вот это все dedicated routing т.е. констрейнить задержки здесь бессмысленно. Они какие есть, такие есть и определяются кремнием. Задержка пути данных и клока отличаются на величину задержки в BUFG. Вообще, в 7й серии для тактирования IDDR или SERDES надо использовать BUFR+BUFIO. Или ставить IDELAY по данным, но это колхоз и костыль. В идеале стоит сделать тактирование через PLL, тогда все вопросы с температурами и т.п. будут закрыты полностью. Без бреда с IDELAY и уж тем более ее динамической подстройкой.
  12. А в настройках АЦП фаза клока так же выставлена? Какая-то странная проблема. Недавно так же заводил шину АЦП в спартан6. Тактирование через PLL и BUFPLL. Из констрейнов только глобальный на период клока. Граница получилась 1200 МГц (т.е. уже за пределами допустимой частоты PLL VCO и SERDES). В диапазоне температур 0..70.
  13. Присутствует сабж, которого, например, нет в Xilinx. Есть наблюдения в какой момент и появляется ли вообще этот BUSY? Есть ли способ загрузки (например при низкой частоте CCLK и т.п.), гарантирующий, что BUSY не появится в процессе и соотв. его проверка не требуется? Что-то уж больно он портит жизнь в одном проекте при попытке миграции с Xilinx на Lattice...
×
×
  • Create New...